[发明专利]基于动态配置接口的时钟配置器、FPGA系统有效
| 申请号： | 202011204534.8 | 申请日： | 2020-11-02 |
| 公开（公告）号： | CN114442736B | 公开（公告）日： | 2023-09-05 |
| 发明（设计）人： | 阴智昊;卢笙;范凯 | 申请（专利权）人： | 芯启源（上海）半导体科技有限公司 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08;G06F9/30;G06F15/78 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 李治东 |
| 地址： | 201203 上海市浦东新区自由贸*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供的一种基于动态配置接口的时钟配置器、FPGA系统，所述时钟配置器包括：一或多个协议接口，以获取主机表示读写请求的地址信息；路径管理器，用于将路径分配至对应的状态管理器；状态管理器，包括：对应PLL的配置寄存器、状态寄存器、及对应DRP控制逻辑的DRP开关；状态管理器用于实时检测PLL状态及DRP控制逻辑状态并存到所述状态寄存器中；配置寄存器用于接收写请求并进行解析，以更新所述配置寄存器与状态寄存器，并根据DRP控制逻辑判断PLL的状态以供对所述配置寄存器的配置。于本申请基于动态接口的时钟配置器，可以实时调整PLL的各项参数，有效节省因调整时钟频率或时钟各项参数所要消耗的bit流文件编译时间，是一种更高效的FPGA时钟管理方案。 | ||
| 搜索关键词： | 基于 动态 配置 接口 时钟 fpga 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芯启源（上海）半导体科技有限公司，未经芯启源（上海）半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011204534.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种商用车及其车轮和轮辋
- 下一篇：一种电动汽车及其两档同轴电动汽车驱动桥
