[发明专利]3D存储器件及其制造方法有效

专利信息
申请号: 201911009857.9 申请日: 2019-10-23
公开(公告)号: CN110676257B 公开(公告)日: 2023-06-23
发明(设计)人: 刘思敏;杨川;严龙翔 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H10B41/35 分类号: H10B41/35;H10B41/27;H10B43/35;H10B43/27
代理公司: 北京成创同维知识产权代理有限公司 11449 代理人: 蔡纯;张靖琳
地址: 430074 湖北省武汉市洪山区东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括:衬底;栅叠层结构,位于所述衬底上方,包括交替堆叠的多个栅极导体和多个层间绝缘层;多个沟道柱和多个通道孔,贯穿所述栅叠层结构;掺杂区,位于所述通道孔底部且形成于所述衬底内;第一导电层,覆盖所述通道孔的内壁并与所述掺杂区接触;以及芯部,位于所述通道孔内以及所述掺杂区的上方,所述芯部的侧壁与所述第一导电层接触,其中,所述芯部包括第一芯部和位于所述第一芯部上方的第二芯部,所述第一芯部的材料包括二氧化硅,所述第二芯部的材料包括多晶硅。第一芯部产生的应力小,以稳固栅叠层结构的基部,从而减小栅叠层结构受到的应力,解决栅线缝隙的顶部开口的尺寸变化问题。
搜索关键词: 存储 器件 及其 制造 方法
【主权项】:
1.一种3D存储器件,包括:/n衬底;/n栅叠层结构,位于所述衬底上方,包括交替堆叠的多个栅极导体和多个层间绝缘层;/n多个沟道柱和多个通道孔,贯穿所述栅叠层结构;/n掺杂区,位于所述通道孔底部且形成于所述衬底内;/n第一导电层,覆盖所述通道孔的内壁并与所述掺杂区接触;以及/n芯部,位于所述通道孔内以及所述掺杂区的上方,所述芯部的侧壁与所述第一导电层接触,/n其中,所述芯部包括第一芯部和位于所述第一芯部上方的第二芯部,所述第一芯部的材料包括二氧化硅,所述第二芯部的材料包括多晶硅。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201911009857.9/,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top