[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括：

衬底；

栅叠层结构，位于所述衬底上方，包括交替堆叠的多个栅极导体和多个层间绝缘层；

多个沟道柱和多个通道孔，贯穿所述栅叠层结构；

掺杂区，位于所述通道孔底部且形成于所述衬底内；

第一导电层，覆盖所述通道孔的内壁并与所述掺杂区接触；以及

芯部，位于所述通道孔内以及所述掺杂区的上方，所述芯部的侧壁与所述第一导电层接触，

其中，所述芯部包括第一芯部和位于所述第一芯部上方的第二芯部，所述第一芯部的材料包括二氧化硅，所述第二芯部的材料包括多晶硅。

2.根据权利要求1所述的3D存储器件，其中，所述3D存储器件还包括：

导电柱，位于所述通道孔内以及所述第二芯部的上方；以及

第二导电层，至少覆盖所述导电柱的侧壁，且与所述第一导电层接触，从而与所述掺杂区形成电连接。

3.根据权利要求1所述的3D存储器件，其中，所述第一芯部的材料产生的应力小于所述第二芯部的材料产生的应力。

4.根据权利要求1所述的3D存储器件，其中，所述第一芯部的深度大于所述第二芯部的深度。

5.根据权利要求2所述的3D存储器件，其中，所述第二导电层还位于所述第二芯部和所述导电柱之间。

6.根据权利要求2所述的3D存储器件，其中，所述第一导电层包括：

第一材料层，由第一导电材料形成，覆盖所述通道孔的内壁和所述掺杂区的暴露表面；以及

第二材料层，由第二导电材料形成，覆盖所述第一材料层的暴露表面。

7.根据权利要求2所述的3D存储器件，其中，所述第二导电层包括：

第三材料层，由第一导电材料形成，覆盖所述第一导电层的部分侧壁和所述第二芯部的暴露表面；以及

第四材料层，由第二导电材料形成，覆盖所述第三材料层的暴露表面。

8.根据权利要求6或7所述的3D存储器件，其中，所述第一导电材料为钛，所述第二导电材料为氮化钛，所述导电柱的材料包括钨。

9.一种3D存储器件的制造方法，包括：

在衬底上形成栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体层与多个层间绝缘层；

形成贯穿所述栅叠层结构的多个沟道柱和多个通道孔；

在所述通道孔底部及所述衬底内部形成具有暴露表面的掺杂区；

形成覆盖所述通道孔的内壁且与所述掺杂区接触的第一导电层；

在所述通道孔内以及所述掺杂区的上方形成第一芯部，所述第一芯部的底部和侧壁与所述第一导电层接触；以及

在所述第一芯部的上方形成第二芯部，所述第二芯部与所述第一导电层的侧壁接触，其中，所述第一芯部的材料包括二氧化硅，所述第二芯部的材料包括多晶硅。

10.根据权利要求9所述的制造方法，其中，还包括：

在所述通道孔内以及所述第二芯部的上方形成导电柱；以及

形成至少覆盖所述导电柱的侧壁的第二导电层，所述第二导电层与所述第一导电层接触，以与所述掺杂区形成电连接。

11.根据权利要求9所述的制造方法，其中，所述第一芯部的材料产生的应力小于所述第二芯部的材料产生的应力。

12.根据权利要求9所述的制造方法，其中，所述第一芯部的深度大于所述第二芯部的深度。

13.根据权利要求10所述的制造方法，其中，所述第二导电层还位于所述第二芯部和所述导电柱之间。