[发明专利]低功耗高可靠性的沟槽型碳化硅MOSFET器件有效

专利信息
申请号: 201910844900.7 申请日: 2019-09-07
公开(公告)号: CN110518065B 公开(公告)日: 2021-07-02
发明(设计)人: 李轩;徐晓杰;黄伟;陈致宇;邓小川;张波 申请(专利权)人: 电子科技大学
主分类号: H01L29/10 分类号: H01L29/10;H01L29/06;H01L29/16;H01L29/78
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 敖欢
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种低功耗高可靠性的沟槽型碳化硅MOSFET器件,包括:N型衬底、N型外延层、第一P‑body区、第一P+接触区、第一N+接触区、第二P‑body区、第二P+接触区、第二N+接触区、氧化层、槽栅、金属电极、漏极;本发明提出的SiC MOSFET器件通过4沟道并联显著减小导通电阻,通过第二P‑body对栅槽的包裹及保护,既增强了器件的氧化层可靠性,又屏蔽了部分栅漏电容使得器件开关损耗减小;当器件发生短路时,第一P‑body区与第二P‑body区形成的JFET区夹断,降低了器件的饱和电流,提高了其短路能力。
搜索关键词: 功耗 可靠性 沟槽 碳化硅 mosfet 器件
【主权项】:
1.一种低功耗高可靠性的沟槽型碳化硅MOSFET器件,其特征在于包括:N型衬底(11)、位于N型衬底(11)上方的N型外延层(10)、位于N型外延层(10)上方的第二P-body区(9)、位于第二P-body区(9)内部的第二P+接触区(7)和第二N+接触区(8)、位于第二P+接触区(7)和第二N+接触区(8)上方的源电极(1)、位于第二N+接触区(8)上方的栅介质(6)和栅介质(6)内部的槽栅(2)、位于栅介质(6)之间的第一P-body区(5)、位于第一P-body区(5)上方的两个第一N+接触区(4)、两个第一N+接触区(4)之间的第一P+接触区(3)、位于第一P+接触区(3)和第一N+接触区(4)上方的源电极(1)、位于器件下方且与N型衬底(11)形成欧姆接触的漏极(12);源电极(1)与第一P+接触区(3)、第一N+接触区(4)、第二P+接触区(7)、第二N+接触区(8)欧姆接触。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910844900.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top