[发明专利]低功耗高可靠性的沟槽型碳化硅MOSFET器件

说明书

本发明提供一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，包括：N型衬底、N型外延层、第一P‑body区、第一P+接触区、第一N+接触区、第二P‑body区、第二P+接触区、第二N+接触区、氧化层、槽栅、金属电极、漏极；本发明提出的SiC MOSFET器件通过4沟道并联显著减小导通电阻，通过第二P‑body对栅槽的包裹及保护，既增强了器件的氧化层可靠性，又屏蔽了部分栅漏电容使得器件开关损耗减小；当器件发生短路时，第一P‑body区与第二P‑body区形成的JFET区夹断，降低了器件的饱和电流，提高了其短路能力。

技术领域

本发明属于功率半导体器件技术领域，具体是一种低功耗高可靠性的沟槽型碳化硅MOSFET器件。

背景技术

作为第三代宽禁带半导体材料的代表之一，碳化硅(Silicon Carbide)材料具有禁带宽度大(3.26eV)，临界电场高(3×10⁶V/cm)、载流子饱和漂移速度高(2×10⁷cm/s)、热导率高(490W/Mk)、热稳定性好等优点，是制备高压电力电子器件绝佳的材料，在大功率、高温、高压及抗辐照电力电子领域有广阔的应用前景。

MOSFET是碳化硅功率器件中应用最广泛的一种栅控型器件结构。由于碳化硅MOSFET是以单极输运工作机理为特点的器件，只有电子或空穴中的一种载流子导电，没有电荷存储效应，因此相比双极性器件有着更低的开关损耗和更高的频率特性，再加上其低的导通电阻以及优良的高温特性使碳化硅MOSFET成为新一代极具竞争力的低损耗功率器件。目前已经商业化的碳化硅MOSFET主要有两类结构：槽栅型和平面型。平面型由于工艺精度限制，导通电阻较大且集成度较低。槽型碳化硅MOSFET利用槽栅有效地提高了沟道密度，是下一代碳化硅MOSFET重要的发展方向。

碳化硅槽栅MOSFET在反向工作时，通过N-漂移区中形成的耗尽区来承受较高的反向偏压，由于碳化硅材料高的临界击穿电场，漂移区槽栅底部的位置在临近击穿时会达到很高的电场。由于氧化层的介电常数小于碳化硅材料，因此其电场强度大约是碳化硅的2.8倍，再加上曲率效应使得氧化层拐角聚集极高的电场，长时间工作在高电场下会导致栅氧化层发生退化，可靠性下降。为了降低器件反向工作时氧化层的电场强度，提高氧化层的可靠性，一种常见的解决方案是在沟槽氧化层底部引入P+屏蔽层来削弱槽栅氧化层的电场强度。位于槽栅底部的P+屏蔽层虽然可以使槽栅底部及拐角处的氧化层得到较强保护，但槽侧壁的氧化层在阻断状态仍会受到高电场的潜在挑战，因此P+屏蔽层的引入无法完全解决槽栅氧化层受高电场冲击的可靠性问题。

由于当前碳化硅材料与栅氧介质较差的界面态导致了过低的沟道迁移率，槽栅型碳化硅MOSFET导通特性和理论极限相比还有较大的距离。由于槽栅型碳化硅MOSFET栅漏电容较大，其开关损耗较高。同时，由于其电流饱和电流较高，其短路能力较弱。

发明内容

本发明的目的是提出一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，通过第一、二P-body对槽栅的包裹和保护，增强了整个槽中氧化层尤其是侧面栅氧的可靠性，屏蔽了部分栅漏电容降低了器件的开关损耗。由于第一、二P-body区对沟道末端电场的屏蔽作用，器件的沟道可以缩短，4个这样的短沟道并联使得器件沟道电阻大大降低。当器件发生短路时，器件处于高压大电流状态，此时通过第一P-body区与第二P-body区形成的JFET区以及第二P-body区之间形成的JFET区夹断使器件电流提前饱和，提高了器件的短路能力，进一步提升了器件的可靠性。

为实现上述发明目的，本发明技术方案如下：