[发明专利]低功耗高可靠性的沟槽型碳化硅MOSFET器件有效
| 申请号： | 201910844900.7 | 申请日： | 2019-09-07 |
| 公开（公告）号： | CN110518065B | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 李轩;徐晓杰;黄伟;陈致宇;邓小川;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L29/06;H01L29/16;H01L29/78 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 敖欢 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 功耗 可靠性 沟槽 碳化硅 mosfet 器件 | ||
1.一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，其特征在于包括：N型衬底(11)、位于N型衬底(11)上方的N型外延层(10)、位于N型外延层(10)上方的第二P-body区(9)，第二P-body区(9)包裹槽栅侧面，位于第二P-body区(9)内部的第二P+接触区(7)和第二N+接触区(8)、位于第二P+接触区(7)和第二N+接触区(8)上方的源电极(1)、位于第二N+接触区(8)上方的栅介质(6)和栅介质(6)内部的槽栅(2)、位于栅介质(6)之间的第一P-body区(5)、位于第一P-body区(5)上方的两个第一N+接触区(4)、两个第一N+接触区(4)之间的第一P+接触区(3)、位于第一P+接触区(3)和第一N+接触区(4)上方的源电极(1)、位于器件下方且与N型衬底(11)形成欧姆接触的漏极(12)；源电极(1)与第一P+接触区(3)、第一N+接触区(4)、第二P+接触区(7)、第二N+接触区(8)欧姆接触；
所述槽栅(2)与栅介质(6)为倒L形，所述倒L形包括水平段、以及水平段下方连接的垂直段，第一P-body区(5)与两侧栅介质(6)间设有N型外延层(10)，所述槽栅(2)与栅介质(6)的水平段位于第一N+接触区(4)、第一P-body区(5)及N型外延层(10)上方，槽栅(2)与第一N+接触区(4)、第一P-body区(5)、N型外延层(10)之间都设有栅介质(6)。
2.根据权利要求1所述的一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，其特征在于：栅介质(6)之间设有2个第一P-body区(5)，两个第一N+接触区(4)之间设有两个第一P+接触区(3)，两个第一P+接触区(3)之间以及两个第一P-body区(5)之间都设有N型外延层(10)，N型外延层(10)与源电极(1)形成肖特基接触。
3.根据权利要求1所述的一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，其特征在于：第二P-body区(9)的左右两侧为N型外延层(10)，N型外延层(10)与源电极(1)形成肖特基接触。
4.根据权利要求1所述的一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，其特征在于：所述第一P-body区(5)与两侧栅介质(6)间为N型外延层(10)，第一N+接触区(4)、第一P-body区(5)及N型外延层(10)，三者都与源电极(1)之间设有栅介质(6)。
5.根据权利要求1～4任意一项所述的一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，其特征在于：所述栅介质(6)为SiO2。
6.根据权利要求1～4任意一项所述的一种低功耗高可靠性的沟槽型碳化硅MOSFET器件，其特征在于：所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910844900.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件及其制造方法
- 下一篇：一种半导体欧姆接触结构
- 同类专利
- 专利分类
