[发明专利]一种基于静态随机存储器的乘法电路结构有效
| 申请号： | 201910842714.X | 申请日： | 2019-09-06 |
| 公开（公告）号： | CN110633069B | 公开（公告）日： | 2022-09-16 |
| 发明（设计）人： | 蔺智挺;黎力;吴秀龙;卢文娟;彭春雨;黎轩;陈军宁 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523;G11C11/418 |
| 代理公司： | 北京凯特来知识产权代理有限公司 11260 | 代理人： | 郑立明;陈亮 |
| 地址： | 230601 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于静态随机存储器的乘法电路结构，包括N行N列的静态随机存储器SRAM阵列，SRAM阵列与列译码模块、字线驱动和脉冲调制模块、行译码模块相连，待处理的被乘数数据以二进制形式存入在SRAM阵列的存储单元中；待处理的乘数数据以二进制形式串行输入，和经过字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号进行与运算，根据与运算结果开启字线WL，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，位线BLB电压的变化量即可表示乘法结果。上述电路结构可以有效提高运算速度，且由于不再需要在运算单元和存储器中交换数据，能够大幅减少在传输过程消耗的能量。 | ||
| 搜索关键词： | 一种 基于 静态 随机 存储器 乘法 电路 结构 | ||
【主权项】：
1.一种基于静态随机存储器的乘法电路结构，其特征在于，所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：/n所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；/n所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；/n所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；/n所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910842714.X/，转载请声明来源钻瓜专利网。
- 上一篇：行波进位加法器
- 下一篇：伪随机数发生器及伪随机数生成方法
