[发明专利]一种基于静态随机存储器的乘法电路结构

说明书

本发明公开了一种基于静态随机存储器的乘法电路结构，包括N行N列的静态随机存储器SRAM阵列，SRAM阵列与列译码模块、字线驱动和脉冲调制模块、行译码模块相连，待处理的被乘数数据以二进制形式存入在SRAM阵列的存储单元中；待处理的乘数数据以二进制形式串行输入，和经过字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号进行与运算，根据与运算结果开启字线WL，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，位线BLB电压的变化量即可表示乘法结果。上述电路结构可以有效提高运算速度，且由于不再需要在运算单元和存储器中交换数据，能够大幅减少在传输过程消耗的能量。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于静态随机存储器的乘法电路结构。

背景技术

目前，伴随着机器学习、图像识别、目标定位、边缘计算等应用领域的快速发展，这些领域需要处理海量数据和对计算能耗效率要求较高。传统的冯诺伊曼(Von Neumann)架构把处理器计算单元和存储器分开，需要时处理器从存储器读数据，之后在处理器处理完了数据之后再写回存储器。由于摩尔定律的快速发展，内存运行速度与处理器速度的不同步，内存的存取速度严重滞后于处理器的计算速度，内存性能已经成为了计算机整体性能的一个重要瓶颈，内存对于能效比的限制也成了传统冯诺伊曼体系计算机的一个瓶颈，这个瓶颈在机器学习和图像识别这些计算量大的领域尤为明显，为了克服这些传统的冯诺依曼结构带来的弊端，内存内计算(computing in memory，缩写为CIM)成为解决这个问题的热点，内存内计算不需要把数据传输到处理器中，直接在内存中进行运算，因此大大减少了计算过程中数据存取带来的能量消耗，同时在计算速度和能效上得到提高。而静态随机存储器(SRAM:Static Random Access Memory)由于其不可比拟的优点，如高速、低功耗、和逻辑电路更好的兼容性被广泛的用于高速缓存，特别是随着存储器在芯片面积和功耗中所占的比例越来越大，高速低功耗SRAM设计变得越来越重要。

把运算单元或电路深度植入到SRAM存储阵列中，它能够如普通存储器一样存储数据，然后在其中完成一些特定运算。但与此同时，它所占用的面积并没有过多增加，这种方案极大地提高了运算速度并降低了功耗，因为它突破了冯诺伊曼(Von Neumann)架构。针对SRAM内实现内存内计算，现有技术方案的结构一般都较复杂，运算效率并不高，同时占用的面积也较大，由此也增加了运算能量消耗。

发明内容

本发明的目的是提供一种基于静态随机存储器的乘法电路结构，该电路结构可以同时进行多个数的运算，有效提高了运算速度，且由于不再需要在运算单元和存储器中交换数据，大幅减少了在传输过程消耗的能量。

本发明的目的是通过以下技术方案实现的：

一种基于静态随机存储器的乘法电路结构，所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：

所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；

所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；

所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；

所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。