[发明专利]一种基于静态随机存储器的乘法电路结构

权利要求书

1.一种基于静态随机存储器的乘法电路结构，其特征在于，所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：

所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；

所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；

所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；

所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。

2.根据权利要求1所述基于静态随机存储器的乘法电路结构，其特征在于，所述SRAM阵列中N行N列的存储单元为6T SRAM单元，所述6T SRAM单元包括四个NMOS晶体管和两个PMOS晶体管，四个NMOS晶体管分别记为N0～N3，两个PMOS晶体管分别记为P0～P1，其中：

PMOS晶体管P0和NMOS晶体管N0构成一个反向器，PMOS晶体管P1和NMOS晶体管N1构成另一个反向器，两个反向器形成交叉耦合结构；

PMOS晶体管P0和P1的源极与电源VDD相连，NMOS晶体管NO和N1的源极与地GND相连；

NMOS晶体管N2和NMOS晶体管N3作为传输管；

NMOS晶体管N2的源极与位线BL相连，栅极与字线WL相连，漏极与存储节点Q相连；

NMOS晶体管N3的源极与位线BLB相连，栅极与字线WL相连，漏极与存储节点QB相连。

3.根据权利要求1所述基于静态随机存储器的乘法电路结构，其特征在于，在利用所述SRAM阵列存储被乘数数据时，在不同列的存储单元中存入不同的被乘数，同时对多列进行运算，以完成多个数的乘法运算。