[发明专利]增大自对准镍硅化物面积的方法及使用该方法制造的器件在审
| 申请号： | 201910808395.0 | 申请日： | 2019-08-29 |
| 公开（公告）号： | CN110504171A | 公开（公告）日： | 2019-11-26 |
| 发明（设计）人： | 李镇全 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 31211 上海浦一知识产权代理有限公司 | 代理人： | 戴广志<国际申请>=<国际公布>=<进入 |
| 地址： | 201315 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种增大自对准镍硅化物面积的方法，包括以下步骤：步骤一，在半导体衬底表面形成栅极膜组及侧墙层，并用湿法刻蚀减薄外层侧墙；步骤二，在栅极模组及侧墙层的外表面形成第一硬掩模层；步骤三，以光刻方式定义需要自对准生成镍硅化物区域；步骤四，以干刻结合湿法工艺去除第一硬掩模层；步骤五，进行镍硅化物的自对准生成。本发明可在一定程度上扩大镍硅化物形成的面积，从而提高电性及其他相关性能。 | ||
| 搜索关键词： | 镍硅化物 自对准 硬掩模层 侧墙层 半导体衬底表面 方式定义 结合湿法 湿法刻蚀 栅极模组 栅极膜 侧墙 电性 光刻 减薄 面形 去除 并用 | ||
【主权项】：
1.一种增大自对准镍硅化物面积的方法，其特征在于，包括以下步骤：/n步骤一，在半导体衬底表面形成栅极膜组及侧墙层，并用湿法刻蚀减薄外层侧墙；/n步骤二，在栅极模组及侧墙层的外表面形成第一硬掩模层；/n步骤三，以光刻方式定义需要自对准生成镍硅化物区域；/n步骤四，以干刻结合湿法工艺去除第一硬掩模层；/n步骤五，进行镍硅化物的自对准生成。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910808395.0/，转载请声明来源钻瓜专利网。
- 上一篇：制作半导体结构的方法
- 下一篇：垂直打线结构、堆叠芯片封装结构及方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
