[发明专利]增大自对准镍硅化物面积的方法及使用该方法制造的器件

说明书

本发明公开了一种增大自对准镍硅化物面积的方法，包括以下步骤：步骤一，在半导体衬底表面形成栅极膜组及侧墙层，并用湿法刻蚀减薄外层侧墙；步骤二，在栅极模组及侧墙层的外表面形成第一硬掩模层；步骤三，以光刻方式定义需要自对准生成镍硅化物区域；步骤四，以干刻结合湿法工艺去除第一硬掩模层；步骤五，进行镍硅化物的自对准生成。本发明可在一定程度上扩大镍硅化物形成的面积，从而提高电性及其他相关性能。

技术领域

本发明涉及半导体制造领域，尤其是一种增大自对准镍硅化物面积的方法。本发明还涉及使用该方法制造的器件。

背景技术

目前，为了实现适合于高度集成半导体器件的高性能MOS管，广泛应用自对准硅化物技术。

自对准硅化物技术是一种通过选择性地在栅电极和源/漏区上形成金属硅化物层，从而减小栅电极和源/漏区的电阻的工艺技术。通过金属硅化工艺形成金属硅化物接触通常包括步骤：在包括含硅区和硅隔离区的半导体衬底上均匀沉积含有硅化物金属或金属合金的薄金属层，加热该半导体衬底从而在器件区上形成硅化物，然后从电介质隔离区选择性地蚀刻掉未反应的金属。为了成功制造高性能半导体器件，应该做到从硅隔离区去除所有未反应的金属或金属合金，而不侵蚀或以其他方式破坏器件区上的硅化物。

近年来，广泛应用自对准镍硅化物技术用作高性能的MOS管。具体地，为了形成纯镍硅化物接触，通常采用快速热退火步骤将所沉积的位于器件区上的镍层转变为镍硅化物，然后进行镍蚀刻步骤以从电介质隔离区去除未反应的镍。

现行先进逻辑芯片工艺中，镍硅化物应用于降低有源区表面的阻抗，使之与后续金属钨栓达成欧姆接触。部分不需进行镍硅化物生成的组件，会用光刻与掩模方式进行覆盖，业界主流常用氧化硅与氮化硅的组合。

28HK工艺由于考虑后续镍硅化物与电性问题存在相关性，镍硅化物的面积大小对电性及其他性能贡献很大。传统工艺得到的镍硅化物面积有限。

发明内容

本申请所要解决的技术问题是提供一种增大自对准镍硅化物面积的方法。

为了解决上述技术问题，本申请提供了一种增大自对准镍硅化物面积的方法，其特征在于，包括以下步骤：

步骤一，在半导体衬底表面形成栅极膜组及侧墙层，并用湿法刻蚀减薄外层侧墙；

步骤二，在栅极模组及侧墙层的外表面形成第一硬掩模层；

步骤三，以光刻方式定义需要自对准生成镍硅化物区域；

步骤四，以干刻结合湿法工艺去除第一硬掩模层；

步骤五，进行镍硅化物的自对准生成。

优选地，所述步骤一中半导体衬底包含浅沟槽与有源区。

优选地，所述步骤一中的栅极模组包括栅氧化层、多晶硅栅层及第二硬掩模层和第三硬掩模层。

优选地，所述步骤一中，在所述栅极模组外侧依次沉积第一侧墙层、氧化物层、第二侧墙层。

优选地，所述第一、二侧墙均为氮化硅层。

优选地，所述步骤二中的第一硬掩模层为金属硅化物阻挡层。

优选地，所述金属硅化物阻挡层的材质为氧化硅或氮化硅。

优选地，所述步骤三中，先用光刻胶覆盖不需要生成镍硅化物的区域，然后以光刻方式定义需要自对准生成镍硅化物区域。

优选地，所述步骤四中，先使用干刻工艺去除部分第一硬掩模层，然后再采用湿法工艺去除剩余的第一硬掩模层。

优选地，采用湿法工艺去除掩模时，除了有源区上方的下层掩模外，还要完全去除多晶硅栅侧壁的下层掩模材质。