[发明专利]半导体装置及其制造方法有效
| 申请号： | 201910328277.X | 申请日： | 2019-04-23 |
| 公开（公告）号： | CN110459473B | 公开（公告）日： | 2023-06-06 |
| 发明（设计）人： | 上野幸久;田中成明;西井润弥;冈彻 | 申请（专利权）人： | 丰田合成株式会社 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/10 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 舒艳君;王秀辉 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
1.一种半导体装置的制造方法，其特征在于，包括：/n层叠工序，在第一n型半导体层层叠p型半导体层；/n离子注入工序，在与所述p型半导体层的表面形成有槽部的位置分离的位置，离子注入n型杂质或p型杂质；/n热处理工序，通过热处理，形成使被离子注入的所述杂质活化的注入区域，且使所述p型半导体层所包含的p型杂质扩散至位于所述注入区域的下方的所述第一n型半导体层，从而形成p型杂质扩散区域；/n槽部形成工序，贯通所述p型半导体层形成底部位于所述第一n型半导体层内的所述槽部；以及/n第一电极形成工序，在所述槽部的表面隔着绝缘膜形成第一电极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于丰田合成株式会社，未经丰田合成株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910328277.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
