[发明专利]半导体装置及其制造方法

说明书

本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

作为以往的半导体装置的制造方法，存在如下的情况(例如，专利文献1)：通过在与形成沟槽的位置的一部分重叠的位置离子注入n型杂质并进行热处理，从而在与沟槽的底面部分重叠的位置形成扩散了p型杂质的p型杂质扩散区域的情况。p型杂质扩散区域在施加电压时缓和在沟槽的底面部分产生的电场集中。

先行技术文献

专利文献

专利文献1：日本特开2017－174989号公报

但是，在这样的半导体装置中存在以下问题：在施加电压时形成反转层的沟槽的侧面部分，产生受到由离子注入引起的损伤影响，而导通电阻增加。为了解决这样的课题，希望抑制在沟槽的侧面部分产生由离子注入引起的损伤，并且能够缓和在沟槽的底面部分产生的电场集中的技术。

发明内容

本发明能够作为以下的方式来实现。

(1)根据本发明的一个方式，提供了半导体装置的制造方法。该半导体装置的制造方法包括：层叠工序，在第一n型半导体层层叠p型半导体层；离子注入工序，在与上述p型半导体层的表面形成有槽部的位置分离的位置，离子注入n型杂质或p型杂质；热处理工序，通过热处理，形成使被离子注入的上述杂质活化的注入区域，且使上述p型半导体层所包含的p型杂质扩散至位于上述注入区域的下方的上述第一n型半导体层，从而形成p型杂质扩散区域；槽部形成工序，贯通上述p型半导体层形成底部位于上述第一n型半导体层内的上述槽部；以及第一电极形成工序，在上述槽部的表面隔着绝缘膜形成第一电极。根据这样的方式，由于离子注入杂质的位置为与形成有槽部的位置分离的位置，所以能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。另外，由于p型半导体层所包含的p型杂质由于杂质的离子注入以及热处理而扩散且形成p型杂质扩散区域，所以能够缓和在沟槽的底面部分产生的电场集中。

(2)在上述方式中的半导体装置的制造方法中，也可以上述杂质是n型杂质，且包括：形成与上述注入区域导通的第二电极的第二电极形成工序，在上述第一电极形成工序，隔着上述绝缘膜将上述第一电极从上述槽部的表面形成到上述p型半导体层的表面中的至少上述注入区域。该第一电极与第二电极未电连接。根据这样的方式，由于第一电极隔着绝缘膜形成到p型半导体层的表面中的离子注入n型杂质的位置，所以能够将反转层形成到在向第一电极施加电压时与注入区域连接的位置。因此，能够可靠地确保导通路径。

(3)在上述方式中的半导体装置的制造方法中，也可以包括：在上述离子注入工序之后，将第二n型半导体层从上述p型半导体层的表面形成有上述槽部的位置形成到至少上述注入区域的工序；以及形成与上述第二n型半导体层导通的第二电极的第二电极形成工序。该第一电极与第二电极未电连接。根据这样的方式，在离子注入的杂质为n型杂质的情况下，能够抑制通过在与形成槽部的位置分离的位置离子注入n型杂质而产生的沟道长度的增加。另外，通过离子注入而受到损伤的注入区域难以取得电极的接触，且接触电阻、导通电阻容易升高。但是，通过使第二电极与第二n型半导体层接触，能够降低导通电阻，在离子注入的杂质为p型杂质的情况下，能够将第二n型半导体层用作源极。