[发明专利]提高处理器与访存总线时序的方法及内存属性预测器有效
| 申请号： | 201910304546.9 | 申请日： | 2019-04-16 |
| 公开（公告）号： | CN110008154B | 公开（公告）日： | 2020-08-21 |
| 发明（设计）人： | 张海峰;刘亮;张茜歌;周佳慧;李伟立;叶逢春;田瑞 | 申请（专利权）人： | 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网宁夏电力有限公司电力科学研究院 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F13/12 |
| 代理公司： | 北京润平知识产权代理有限公司 11283 | 代理人： | 王崇 |
| 地址： | 100192 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高处理器与访存总线时序的方法及内存属性预测器，该方法包括：将处理器中设置内存属性预测器，内存属性预测器包括多个存储内存属性的寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段；当处理器接收到访问指令后对内存属性进行预测，该预测过程包括：内存属性预测器根据所述访问指令中的访问地址找到该访问地址的tag位段从而找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；处理器将该预测的内存属性输出。该提高处理器与访存总线时序的方法及内存属性预测器能够提高CPU与外围总线或设备的接口时序，从而提高MCU的性能。 | ||
| 搜索关键词： | 提高 处理器 总线 时序 方法 内存 属性 预测 | ||
【主权项】：
1.一种提高处理器与访存总线时序的方法，其特征在于，包括：将所述处理器中设置内存属性预测器，其中，所述内存属性预测器包括多个寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段，每个寄存器单元存储相应类别的所述内存属性；当所述处理器接收到访问指令后对该访问地址所对应的内存属性进行预测，该预测过程包括：所述内存属性预测器根据所述访问指令中的访问地址，找到该访问地址的tag位段，并根据该tag位段找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；所述处理器将该预测的内存属性进行输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网宁夏电力有限公司电力科学研究院，未经北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网宁夏电力有限公司电力科学研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910304546.9/，转载请声明来源钻瓜专利网。
