[发明专利]提高处理器与访存总线时序的方法及内存属性预测器

说明书

本发明公开了一种提高处理器与访存总线时序的方法及内存属性预测器，该方法包括：将处理器中设置内存属性预测器，内存属性预测器包括多个存储内存属性的寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段；当处理器接收到访问指令后对内存属性进行预测，该预测过程包括：内存属性预测器根据所述访问指令中的访问地址找到该访问地址的tag位段从而找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；处理器将该预测的内存属性输出。该提高处理器与访存总线时序的方法及内存属性预测器能够提高CPU与外围总线或设备的接口时序，从而提高MCU的性能。

技术领域

本发明是关于芯片技术领域，特别是关于一种提高处理器与访存总线时序的方法及内存属性预测器。

背景技术

在MCU(微控制单元)中通常CPU核使用AHB总线(高级高性能总线)作为核与外围数据存储模块的传输总线，AHB总线具有Hprot(保护控制信号)位段用于表示当前的内存属性，输出的Hprot直接输出到总线系统上，因此MCU核外逻辑会对该信号有严格的时序要求，该内存类型Hprot位段来源为MPU(内存保护单元)，MPU使用要访问的地址进行内存属性查询，MPU具有N个Region(存储区域)，当要访问的地址落在某个Region上时，那么Hprot的内存属性由当前Region给出，CPU将从MPU得到的Hprot属性直接输出到AHB总线上。

在微控制领域的CPU流水线级数通常为3级左右，图1是CPU核根据访问地址获取内存保护单元中的内存属性的过程示意图。在图1中，用D触发器组成的寄存器用来存储访问指令的信息，在第一级流水线，CPU核首先进行根据接收的访问指令的寄存器单元50(D触发器作为示意)进入解码模块51进行解码从而获取访问指令中的2个操作数和2个立即数信息，根据操作数从Register(寄存器堆)52的相应位置输出相应的数据，将一个操作数对应的Register中的数据与立即数进入多路选择器(MUX)53进行多路选择，选出的数据再与另一个操作数所对应的Register中的数据进行相加从而得到访问指令的访问地址，根据该访问地址从内存保护单元54中找到该访问地址所对应的内存属性MPU_HPROT。

发明人在实现本发明的过程中，CPU不会对查询MPU划分一个流水线级数，因此会在同一个周期将从MPU得到的Hprot属性直接输出到AHB总线上，因为MPU使用要访问的地址进行内存属性查询，MPU具有N个Region，当要访问的地址落在某个Region上时，那么Hprot的内存属性由当前Region给出，因此当地址时序紧张或者MPU的Region过多时，由于MPU组合逻辑过多那么Hprot的时序会变差进而成为整个MCU时序的关键路径，甚至成为制约MCU性能的关键之一。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种提高处理器与访存总线时序的方法及内存属性预测器，其能够提高CPU与外围总线或外围设备的接口时序，从而提高MCU的性能。

为实现上述目的，本发明提供了一种提高处理器与访存总线时序的方法，其包括：将所述处理器中设置内存属性预测器，其中，所述内存属性预测器包括多个用于存储内存属性的寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag(标志)位段，每个寄存器单元存储相应类别的所述内存属性；当所述处理器接收到访问指令后对该访问地址所对应的内存属性进行预测，该预测过程包括：所述内存属性预测器根据所述访问指令中的访问地址，找到该访问地址的tag位段，并根据该tag位段找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；所述处理器将该预测的内存属性进行输出。