[发明专利]非易失性存储器器件及其制造方法在审

专利信息
申请号: 201910241679.6 申请日: 2019-03-27
公开(公告)号: CN110581139A 公开(公告)日: 2019-12-17
发明(设计)人: 白石千;林根元 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/11582 分类号: H01L27/11582;H01L27/11573;H01L27/11568;H01L27/11575
代理公司: 11021 中科专利商标代理有限责任公司 代理人: 潘军
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种用于制造非易失性存储器器件的方法。该方法包括:同时形成沟道孔和第一接触孔若干次,以实现期望的高深宽比。
搜索关键词: 非易失性存储器器件 高深宽比 接触孔 沟道 期望 制造
【主权项】:
1.一种用于制造非易失性存储器器件的方法,所述方法包括:/n设置外围电路区域,所述外围电路区域包括下衬底上的外围晶体管以及与所述外围晶体管电连接的下连接布线;/n在所述外围电路区域上的上衬底上形成第一模制层,在所述第一模制层中,第一牺牲层和第二牺牲层交替堆叠;/n在所述外围电路区域上的基层上形成第二模制层;/n形成第一沟道孔,所述第一沟道孔穿透所述第一模制层以暴露所述上衬底;/n形成第一接触孔,所述第一接触孔穿透所述第二模制层和所述基层,并且延伸到所述外围电路区域的内部以暴露所述下连接布线;/n在所述第一沟道孔中形成垂直于所述上衬底延伸的沟道;/n用接触材料填充所述第一接触孔以形成接触件;/n形成沟槽,所述沟槽与所述沟道间隔开并穿透所述第一模制层以暴露所述上衬底;/n去除由所述沟槽暴露的且在所述沟道与所述沟槽之间的所述第二牺牲层以形成凹陷;以及/n在所述凹陷上形成栅电极,/n其中,所述第一沟道孔和所述第一接触孔同时形成。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910241679.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top