[发明专利]非易失性存储器器件及其制造方法

说明书

提供了一种用于制造非易失性存储器器件的方法。该方法包括：同时形成沟道孔和第一接触孔若干次，以实现期望的高深宽比。

相关申请的交叉引用

本申请要求于2018年6月8日在韩国知识产权局递交的韩国专利申请号10-2018-0065886的优先权，并在此通过参考引入其全部公开的内容。

技术领域

本发明构思涉及一种非易失性存储器器件及其制造方法。

背景技术

半导体存储器器件是可以使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储器器件。半导体存储器器件大致分为易失性存储器器件和非易失性存储器器件。易失性存储器器件是其中当电源被切断时存储的数据丢失的存储器器件。易失性存储器器件包括SRAM(静态RAM)、DRAM(动态RAM)、SDRAM(同步DRAM)等。非易失性存储器器件是即使在电源被切断时也保持存储的数据的存储器器件。非易失性存储器器件包括闪存器件、ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、电阻存储器器件(例如，PRAM(相变RAM)、FRAM(铁电RAM)、RRAM(电阻RAM))等。同时，非易失性存储器器件的集成度正在增加，以便满足消费者所需的增加的性能和/或更低的价格。在二维或平面存储器器件的情况下，集成度由单位存储器单元占据的面积确定。因此，最近开发了一种三维存储器器件，其中单位存储器单元竖直排列。

发明内容

本发明构思的各方面提供了一种非易失性存储器器件及其制造方法，该非易失性存储器器件能够通过同时形成沟道孔和接触孔来简化非易失性存储器器件的制造工艺。

本发明构思的各方面不限于上述那些内容，并且本领域技术人员根据下面的描述可以清楚地理解未提及的另一方面。

根据本发明构思的一些实施例，提供了一种用于制造非易失性存储器器件的方法，所述方法包括：设置外围电路区域，外围电路区域包括下衬底上的外围晶体管以及与外围晶体管电连接的下连接布线；在外围电路区域上的上衬底上形成第一模制层，在第一模制层中，第一牺牲层和第二牺牲层交替堆叠；在外围电路区域上的基层上形成第二模制层；形成第一沟道孔，第一沟道孔穿透第一模制层以暴露上衬底；形成第一接触孔，第一接触孔穿透第二模制层和基层，并且延伸到外围电路区域的内部以暴露下连接布线；在第一沟道孔中形成垂直于上衬底延伸的沟道；用接触材料填充第一接触孔以形成接触件；形成沟槽，沟槽与沟道间隔开并穿透第一模制层以暴露上衬底；去除由沟槽暴露的且在沟道与沟槽之间的第二牺牲层以形成凹陷；以及在凹陷上形成栅电极，其中，第一沟道孔和第一接触孔同时形成。

根据本发明构思的一些实施例，提供了一种用于制造非易失性存储器器件的方法，所述方法包括：设置外围电路区域，外围电路区域包括第一衬底上提供的外围晶体管以及与外围晶体管连接的连接布线；在第二衬底上形成第一模制层，在第一模制层中，第一牺牲层和第二牺牲层交替堆叠；形成沟道孔，沟道孔通过第一模制层暴露第二衬底；形成接触孔，接触孔暴露外围电路区域中的连接布线；用沟道材料填充沟道孔以形成垂直于第二衬底延伸的沟道；用接触材料填充接触孔以形成接触件；形成沟槽，所述沟槽与沟道间隔开并穿透第一模制层以暴露第二衬底；去除由沟槽暴露的且在沟道与沟槽之间的第二牺牲层以形成凹陷；以及在凹陷上形成栅电极，其中，沟道孔和接触孔同时形成，并且接触件电连接栅电极和连接布线。