[发明专利]一种并行的图计算加速器结构

摘要

本发明公开一种并行的图计算加速器结构，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，预处理电路将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩格式CSCI，连同CSCI列标识副本存入存储器；控制电路接收预处理电路发送的转换就绪指示信号，根据主机发送的图计算应用类型控制数据访问单元、混合粒度处理单元、结果产生单元的操作，并将主机发送的顶点索引发送到数据访问单元，数据访问单元、调度器、混合粒度处理单元和结果产生单元根据主机的信息相互交互操作，实现简单图的并行处理。本发明的结构高效实现了图计算中BFS或SSSP两种应用的并行处理，提高了有效带宽，加速了处理过程。

主权项

1.一种并行的图计算加速器结构，其特征在于，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，所述预处理电路，用于将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩CSCI格式、以及CSCI中列标识副本存入所述存储器；所述控制电路，用于接收所述预处理电路在存储器中存储完毕之后发送的转换就绪指示信号，根据主机发送的图计算应用类型控制所述数据访问单元、混合粒度处理单元、结果产生单元的操作，以及将主机发送的应用类型一的根顶点索引或应用类型二的源顶点索引发送所述数据访问单元；所述数据访问单元，用于从所述存储器中读取所述CSCI的图数据和列标识，并根据所述根顶点索引、源顶点索引或结果产生单元传送的活跃顶点索引计算指定顶点在存储器中的物理地址以进行数据访问，以及将读取的数据传输到调度器；所述调度器，用于将CISI中列标识指示的非零元素个数暂存，并根据所述混合粒度处理单元内处理元的状态信号，将暂存的数据分配到混合粒度处理单元内的处理元进行处理；所述混合粒度处理单元，用于根据控制电路内的应用类型和结果产生单元的活跃顶点数据对调度器内暂存的数据进行并行处理，并将处理后的中间数据传输结果产生单元；所述结果产生单元，用于根据控制电路内的应用类型对中间数据进行处理，以及将处理过程的活跃顶点索引发送数据访问单元，将处理后的最终结果存储。