[发明专利]一种并行的图计算加速器结构

说明书

本发明公开一种并行的图计算加速器结构，包括：存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；其中，预处理电路将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩格式CSCI，连同CSCI列标识副本存入存储器；控制电路接收预处理电路发送的转换就绪指示信号，根据主机发送的图计算应用类型控制数据访问单元、混合粒度处理单元、结果产生单元的操作，并将主机发送的顶点索引发送到数据访问单元，数据访问单元、调度器、混合粒度处理单元和结果产生单元根据主机的信息相互交互操作，实现简单图的并行处理。本发明的结构高效实现了图计算中BFS或SSSP两种应用的并行处理，提高了有效带宽，加速了处理过程。

技术领域

本发明涉及一种加速器芯片结构，特别涉及一种并行的图计算加速器结构。

背景技术

随着社交网络等新型互联网应用的兴起和各种电子设备的普及，图计算相关应用日益成为学术界和工业界的研究热点，从技术、应用及自主知识产权等角度看图计算加速器的研发都势在必行，而广度优先搜索(BFS，Breadth First Search)和单源最短路径(SSSP，Single Source Shortest Path)等则是图计算领域的两种基本应用。在图计算并行加速器的设计过程中，需要考虑图数据的存储压缩格式、图计算的并行性、高效性以及难易性等。

如何设计一种芯片结构，能够高效实现简单图的BFS或SSSP并行处理。

发明内容

本发明的目的是提供一种面向大规模图数据，加速BFS或SSSP的应用处理过程的一种并行的图计算加速器结构。

为了达到上述的目的，本发明采用的主要技术方案包括：

本发明提供一种并行的图计算加速器结构，包括：

存储器、预处理电路、控制电路、数据访问单元、调度器、混合粒度处理单元和结果产生单元；

其中，所述预处理电路，用于将待处理的邻接稀疏矩阵图数据转换成独立稀疏列压缩CSCI格式、以及CSCI中列标识副本存入所述存储器；

所述控制电路，用于接收所述预处理电路在存储器中存储完毕之后发送的转换就绪指示信号，根据主机发送的图计算应用类型控制所述数据访问单元、混合粒度处理单元、结果产生单元的操作，以及将主机发送的应用类型一的根顶点索引或应用类型二的源顶点索引发送所述数据访问单元；

所述数据访问单元，用于从所述存储器中读取所述CSCI的图数据和列标识，并根据所述根顶点索引、源顶点索引或结果产生单元传送的活跃顶点索引计算指定顶点在存储器中的物理地址以进行数据访问，以及将读取的数据传输到调度器；

所述调度器，用于将CISI中列标识指示的非零元素个数暂存，并根据所述混合粒度处理单元内处理元的状态信号，将暂存的数据分配到混合粒度处理单元内的处理元进行处理；

所述混合粒度处理单元，用于根据控制电路内的应用类型和结果产生单元的活跃顶点数据对调度器内暂存的数据进行并行处理，并将处理后的中间数据传输结果产生单元；

所述结果产生单元，用于根据控制电路内的应用类型对中间数据进行处理，以及将处理过程的活跃顶点索引发送数据访问单元，将处理后的最终结果存储。

作为本发明进一步改进的，所述控制电路包括：主机接口组件和控制逻辑组件；

所述主机接口组件，用于接收主机发送的应用类型、应用类型一的根顶点索引和应用类型二的源顶点索引；

所述控制逻辑组件，用于接收所述预处理电路发送的转换就绪指示信号，将所述根顶点索引或源顶点索引发送所述数据访问单元，将应用类型发送混合粒度处理单元和结果产生单元，并启动图计算加速器内各模块开始工作；

其中应用类型一是广度优先搜索应用BFS类型，应用类型二是单源最短路径应用SSSP类型。