[发明专利]用于介电层的应力调制有效

申请号：	201910024599.5	申请日：	2019-01-10
公开（公告）号：	CN110660735B	公开（公告）日：	2022-04-19
发明（设计）人：	柯忠廷;林翰奇;王俊尧;黄靖宇;李资良;王勇智	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/8234	分类号：	H01L21/8234;H01L21/336;H01L27/088
代理公司：	北京德恒律治知识产权代理有限公司 11409	代理人：	章社杲;李伟
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种方法包括分别蚀刻伪栅极堆叠件的第一部分和第二部分以形成第一开口和第二开口，以及沉积氮化硅层以填充第一开口和第二开口。沉积氮化硅层包括从使用氢自由基处理第一氮化硅层、注入第一氮化硅层及它们的组合中选择的第一工艺。该方法还包括蚀刻伪栅极堆叠件的第三部分以形成沟槽，蚀刻位于第三部分下方的半导体鳍以将沟槽向下延伸到半导体衬底的位于伪栅极堆叠件下面的主体部分中，以及将第二氮化硅层沉积到沟槽中。本发明的实施例还涉及用于介电层的应力调制。
搜索关键词：	用于介电层应力调制
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种形成半导体结构的方法，包括：/n分别蚀刻伪栅极堆叠件的第一部分和第二部分以形成第一开口和第二开口；/n沉积第一氮化硅层以填充所述第一开口和所述第二开口，其中，沉积所述第一氮化硅层包括从使用氢自由基处理所述第一氮化硅层、注入所述第一氮化硅层及它们的组合中选择的第一工艺；/n蚀刻所述伪栅极堆叠件的第三部分以形成沟槽；/n蚀刻位于所述第三部分下方的半导体鳍，以将所述沟槽向下延伸到半导体衬底的位于所述伪栅极堆叠件下方的主体部分中；以及/n将第二氮化硅层沉积到所述沟槽中。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201910024599.5/，转载请声明来源钻瓜专利网。

同类专利

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]用于介电层的应力调制有效

专利文献下载