[发明专利]一种测试结构、半导体器件有效
| 申请号： | 201910016020.0 | 申请日： | 2019-01-08 |
| 公开（公告）号： | CN109727956B | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | 杨盛玮;韩坤 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L27/092;G01R31/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 赵秀芹;王宝筠 |
| 地址： | 430074 湖北省武汉市东湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种测试结构以及包含该测试结构的半导体器件。该测试结构包括：衬底、测试栅极、介电材料层。衬底上具有隔离结构，测试栅极位于隔离结构之上。介电材料层覆盖衬底和测试栅极，介电材料层内设置有第一测试端和第二测试端。如此，在该测试结构的测试栅极的侧面形成有介电材料层。当向位于介电材料层内的第一测试端和第二测试端施加测试信号后，由于测试栅极位于隔离结构之上，而且在隔离结构内部不会出现漏电流，如此，可以测量出测试栅极侧面的介电材料层的可靠性。 | ||
| 搜索关键词： | 一种 测试 结构 半导体器件 | ||
【主权项】：
1.一种测试结构，用于测量CMOS晶体管的栅极侧面的介电材料的可靠性，其特征在于，包括：衬底，具有隔离结构；测试栅极，位于所述隔离结构之上；覆盖所述衬底以及测试栅极的介电材料层；位于所述介电材料层内的第一测试端和第二测试端；所述第一测试端位于所述测试栅极之上并与所述测试栅极电连接；所述第二测试端位于所述测试栅极周围的所述隔离结构之上，且一端与所述隔离结构接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910016020.0/，转载请声明来源钻瓜专利网。
