[发明专利]一种测试结构、半导体器件

权利要求书

1.一种测试结构，用于测量CMOS晶体管的栅极侧面的介电材料的可靠性，其特征在于，包括：

衬底，具有隔离结构；

测试栅极，位于所述隔离结构之上；

覆盖所述衬底以及测试栅极的介电材料层；

位于所述介电材料层内的第一测试端和第二测试端；

所述第一测试端位于所述测试栅极之上并与所述测试栅极电连接；

所述第二测试端位于所述测试栅极周围的所述隔离结构之上，且一端与所述隔离结构接触；

所述第一测试端包括：第一导电插塞和第一金属互连线，和所述第二测试端包括：第二导电插塞、第二金属互连线和测试垫；

所述第一金属互连线与第二金属互连线之间的距离大于所述CMOS晶体管的栅极与源/漏极之间的距离。

2.如权利要求1所述的测试结构，其特征在于，所述第一导电插塞位于所述测试栅极之上，并且所述第一导电插塞的一端与所述测试栅极电连接，所述第一导电插塞的另一端与所述第一金属互连线电连接；

和/或，

所述第二导电插塞位于所述测试栅极周围，并且所述第二导电插塞的一端与所述隔离结构接触连接，所述第二导电插塞的另一端与所述第二金属互连线的一端电连接；所述测试垫与所述第二金属互连线的另一端电连接。

3.如权利要求1所述的测试结构，其特征在于，所述第一金属互连线与第二金属互连线之间的距离大于所述CMOS晶体管的栅极与源/漏极之间的距离的2倍。

4.如权利要求2所述的测试结构，其特征在于，所述第二导电插塞在所述测试栅极的长度方向上位于所述测试栅极的一侧；和/或，所述第二导电插塞在所述测试栅极的宽度方向上位于所述测试栅极的一侧。

5.如权利要求4所述的测试结构，其特征在于，沿所述测试栅极的长度方向位于所述测试栅极一侧的所述第二导电插塞与所述测试栅极之间的距离等于或大于所述CMOS晶体管的栅极与源/漏极之间的距离。

6.如权利要求4所述的测试结构，其特征在于，沿所述测试栅极的宽度方向位于所述测试栅极一侧的所述第二导电插塞与第一导电插塞位于同一条直线上。

7.如权利要求1至6任一项所述的测试结构，其特征在于，所述隔离结构为浅沟槽隔离结构。

8.如权利要求1至6任一项所述的测试结构，其特征在于，所述测试栅极的周围覆盖有侧墙，所述介电材料层覆盖所述侧墙。

9.一种半导体器件，其特征在于，包括权利要求1至8任一项所述的测试结构。

10.如权利要求9所述的半导体器件，其特征在于，所述半导体器件还包括位于所述衬底上的所述CMOS晶体管。

11.如权利要求10所述的半导体器件，其特征在于，所述CMOS晶体管的栅极与所述测试栅极相互独立设置；或者，所述CMOS晶体管的栅极的一部分延伸至所述隔离结构之上以作为所述测试栅极。

12.如权利要求10所述的半导体器件，其特征在于，所述半导体器件还包括后道工序测试结构，所述后道工序测试结构包括与所述CMOS晶体管电连接的测试盘，所述测试盘与所述测试垫共用。