[实用新型]一种基于FPGA的网络与SRIO总线桥接系统有效
| 申请号： | 201822157677.2 | 申请日： | 2018-12-21 |
| 公开（公告）号： | CN209015135U | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 袁志;方俊文;戚龙基 | 申请（专利权）人： | 成都能通科技有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 成都君合集专利代理事务所(普通合伙) 51228 | 代理人： | 张鸣洁 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA的网络与SRIO总线桥接系统，包括FPGA处理器，所述FPGA处理器集成了16对高速收发处理器，其中1对高速收发处理器与网络PHY芯片SGMII接口连接、12对高速收发处理器采用1x模式RapidIO总线接口，且12对高速收发处理器中的8对高速收发处理器与背板连接，4对高速收发处理器与光纤模块连接；所述RapidIO速率为6.25Gbps。本实用新型通过桥接系统中的FPCA的高速和并行处理能力，实现网络接口和SRID接口双向数据交互，从而实现无掉数、高实用、低延时、大数据量和高速度数据传输等处理要求。 | ||
| 搜索关键词： | 高速收发 处理器 本实用新型 总线桥接 双向数据交互 高速度数据 背板连接 并行处理 大数据量 光纤模块 桥接系统 网络接口 网络 低延时 传输 | ||
【主权项】：
1.一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，包括FPGA处理器，所述FPGA处理器集成了16对高速收发处理器，其中1对高速收发处理器与网络PHY芯片SGMII接口连接、12对高速收发处理器采用1x 模式RapidIO总线接口，且12对高速收发处理器中的8对高速收发处理器与背板连接，4对高速收发处理器与光纤模块连接；所述RapidIO速率为6.25Gbps。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都能通科技有限公司，未经成都能通科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201822157677.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种语音录入转接器
- 下一篇：一种支持SPI串行存储的低成本型串口终端
