[实用新型]一种基于FPGA的网络与SRIO总线桥接系统有效
| 申请号： | 201822157677.2 | 申请日： | 2018-12-21 |
| 公开（公告）号： | CN209015135U | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 袁志;方俊文;戚龙基 | 申请（专利权）人： | 成都能通科技有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 成都君合集专利代理事务所(普通合伙) 51228 | 代理人： | 张鸣洁 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高速收发 处理器 本实用新型 总线桥接 双向数据交互 高速度数据 背板连接 并行处理 大数据量 光纤模块 桥接系统 网络接口 网络 低延时 传输 | ||
1.一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，包括FPGA处理器，所述FPGA处理器集成了16对高速收发处理器，其中1对高速收发处理器与网络PHY芯片SGMII接口连接、12对高速收发处理器采用1x 模式RapidIO总线接口，且12对高速收发处理器中的8对高速收发处理器与背板连接，4对高速收发处理器与光纤模块连接；所述RapidIO速率为6.25Gbps。
2.根据权利要求1所述的一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，所述FPGA的储存器接口上挂载有DDR3L存储器，所述DDR3L存储器采用两片256MB，16bit的存储器，并使用MIG生成DDR3控制器，所述FPGA并行64MB NOR Flash，所述FPGA上挂载有8K字节的EEPROM。
3.根据权利要求1所述的一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，所述FPGA通过网络接口与SRIO接口数据交换，所述网络接口与SRIO端口映射。
4.根据权利要求3所述的一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，所述网络接口与SRID接口映射可视化。
5.根据权利要求1所述的一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，所述网络PHY芯片的型号为88E1111，通过EPG4014SE-RC网络变压器进行信号转换后与外部网络通讯；所述FPGA与88E1111之间以SGMII方式通讯。
6.根据权利要求1所述的一种基于FPGA的网络与SRIO总线桥接系统，其特征在于，所述光纤模块使用QXQ850M06G-W并行四发四收光电模块，该模块每通道工作速率可达6.25Gbps速率，速率可向下兼容，发送和接收波长为850nm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都能通科技有限公司，未经成都能通科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822157677.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种语音录入转接器
- 下一篇：一种支持SPI串行存储的低成本型串口终端
