[实用新型]信号速率判别电路

摘要

本实用新型提供了一种信号速率判别电路，包括：并行设置的幅值判决电路和上升沿/下降沿计数电路；所述幅值判决电路和上升沿/下降沿计数电路分别独立判断输入信号的幅值和上升沿/下降沿的个数；若两者同时/任一满足预设条件，则判断输入信号为协议信号；所述判别单元在延时判别信号的高电平到来时，采集第二计数单元和第三计数单元的输出信号，若二者皆为低电平或者皆为高电平，则判别单元输出低电平信号，判断该输入信号为噪声；若第二计数单元输出高电平、第三计数单元输出低电平，则判别单元输出高电平信号，判断该输入信号为协议信号。

主权项

1.一种信号速率判别电路，其特征在于包括：并行设置的幅值判决电路和上升沿/下降沿计数电路；所述幅值判决电路和上升沿/下降沿计数电路分别独立判断输入信号的幅值和上升沿/下降沿的个数；若两者同时/任一满足预设条件，则判断输入信号为协议信号；所述上升沿/下降沿计数电路包括第一计数单元、第二计数单元和第三计数单元，其输入端分别与输入信号DIN连接；当输入信号的第一个上升沿/下降沿到来时，第一计数单元输出高电平信号；所述第一计数单元输出的高电平信号经过第一延迟单元后形成延时判别信号，并输入判别单元；所述第二计数单元、第三计数单元输出的信号也输入所述判别单元；在延迟时间tset内，若输入信号有第M个上升沿/下降沿到来时，第二计数单元输出高电平信号；若输入信号有第N个上升沿/下降沿到来时，第三计数单元输出高电平信号，N>M；所述判别单元在延时判别信号的高电平到来时，采集第二计数单元和第三计数单元的输出信号，若二者皆为低电平或者皆为高电平，则判别单元输出低电平信号，判断该输入信号为噪声；若第二计数单元输出高电平、第三计数单元输出低电平，则判别单元输出高电平信号，判断该输入信号为协议信号。