[发明专利]多层MOS器件及其制备方法有效
| 申请号： | 201811643642.8 | 申请日： | 2018-12-29 |
| 公开（公告）号： | CN109830463B | 公开（公告）日： | 2022-07-12 |
| 发明（设计）人： | 殷华湘;张青竹;林翔 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 韩建伟;董文倩 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种多层MOS器件及其制备方法。该制备方法包括以下步骤：S1，提供n层MOS器件，n为大于0的自然数，在n层MOS器件上形成半导体层，并在半导体层上依次形成栅氧层和假栅，至少部分栅氧层位于假栅与半导体层之间；S2，在对应假栅两侧的半导体层中形成金属硅化物层，将金属硅化物层作为金属化源漏区或对金属硅化物层进行掺杂形成金属化源漏区，得到第n+1层MOS器件；S3，将第n层MOS器件与第n+1层MOS器件金属互连。上述制备方法降低了常规工艺对掺杂激活温度的需求，降低了杂质激活不充分所带来的寄生和接触电阻增大对器件的不利影响，改进了现有单芯片三维集成的工艺缺陷，提高了多层MOS器件的性能。 | ||
| 搜索关键词： | 多层 mos 器件 及其 制备 方法 | ||
【主权项】：
1.一种多层MOS器件的制备方法，其特征在于，包括以下步骤：S1，提供n层MOS器件，n为大于0的自然数，在所述n层MOS器件上形成半导体层(210)，并在所述半导体层(210)上依次形成栅氧层和假栅(220)，至少部分所述栅氧层位于所述假栅(220)与所述半导体层(210)之间；S2，在对应所述假栅(220)两侧的所述半导体层(210)中形成金属硅化物层，将所述金属硅化物层作为金属化源漏区(250)或对所述金属硅化物层进行掺杂形成金属化源漏区(250)，得到第n+1层MOS器件；S3，将所述第n层MOS器件与所述第n+1层MOS器件金属互连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811643642.8/，转载请声明来源钻瓜专利网。
- 上一篇：制作半导体元件的方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
