[发明专利]多层MOS器件及其制备方法

说明书

本发明提供了一种多层MOS器件及其制备方法。该制备方法包括以下步骤：S1，提供n层MOS器件，n为大于0的自然数，在n层MOS器件上形成半导体层，并在半导体层上依次形成栅氧层和假栅，至少部分栅氧层位于假栅与半导体层之间；S2，在对应假栅两侧的半导体层中形成金属硅化物层，将金属硅化物层作为金属化源漏区或对金属硅化物层进行掺杂形成金属化源漏区，得到第n+1层MOS器件；S3，将第n层MOS器件与第n+1层MOS器件金属互连。上述制备方法降低了常规工艺对掺杂激活温度的需求，降低了杂质激活不充分所带来的寄生和接触电阻增大对器件的不利影响，改进了现有单芯片三维集成的工艺缺陷，提高了多层MOS器件的性能。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种多层MOS器件及其制备方法。

背景技术

CMOS集成电路微缩持续发展，器件从2D平面结构到3D FinFET，再到3D LateralGAA NW FET和3D Vertical GAA NW FET，未来将发展到纵向单芯片三维集成(M3D)。

基于CMOS集成电路的微系统集成也从三维封装、系统级封装(SiP)、多芯片三维系统集成(3D-SoC)向单芯片三维集成(3D-IC)方向发展，以持续减少微系统体积、减少电路延迟和功耗，大幅提升系统性能。

通过上述单芯片三维集成工艺能够形成多层MOS器件，对于第一层MOS器件而言，通常采用传统的制备工艺即能够得到性能较高的MOS器件；而对于上层的MOS器件而言，由于MOS器件制备过程中的很多工艺步骤都需要在高温条件下进行，如为了形成源漏区，需要在离子注入后进行高温热处理(温度在1050℃左右)，以将注入离子激活，使其能够扩散到一定区域，而在上述需要高温条件下进行的工艺步骤中，较高的工艺温度会对下方已经制备完成的MOS器件造成影响，从而为了避免高温造成的影响，上层的MOS器件需要在低温条件下进行制备。然而，低温条件会导致器件性能受到影响，从而无法得到性能优异的多层MOS器件。

发明内容

本发明的主要目的在于提供一种多层MOS器件及其制备方法，以解决现有技术中多层MOS器件性能较差的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种多层MOS器件的制备方法，包括以下步骤：S1，提供n层MOS器件，n为大于0的自然数，在n层MOS器件上形成半导体层，并在半导体层上依次形成栅氧层和假栅，至少部分栅氧层位于假栅与半导体层之间；S2，在对应假栅两侧的半导体层中形成金属硅化物层，将金属硅化物层作为金属化源漏区或对金属硅化物层进行掺杂形成金属化源漏区，得到第n+1层MOS器件；S3，将第n层MOS器件与第n+1层MOS器件金属互连。

进一步地，步骤S1中，在小于550℃的条件下形成半导体层，优选采用沉积工艺或键合工艺将半导体层形成于n层MOS器件中的顶层MOS器件上。

进一步地，半导体层为单晶硅、单晶锗、单晶锗硅、多晶硅和多晶锗和多晶锗硅中的任一种形成的单层或多层形成的叠层。

进一步地，在形成假栅的步骤之后，步骤S1还包括以下步骤：在假栅两侧的半导体层中形成源漏延伸区；形成位于假栅两侧的侧墙，侧墙覆盖至少部分源漏延伸区。

进一步地，步骤S2中，在小于600℃的条件下形成金属硅化物层。

进一步地，步骤S2包括以下步骤：S21，在位于假栅两侧的半导体层上沉积金属材料；S22，对金属材料进行热处理，以使位于假栅两侧的部分半导体层与金属材料反应，去除未反应的金属材料，以得到金属硅化物层，并将金属硅化物层作为金属化源漏区。

进一步地，步骤S2包括以下步骤：S21，在位于假栅两侧的半导体层上沉积金属材料；S22，对金属材料进行热处理，以使位于假栅两侧的部分半导体层与金属材料反应，去除未反应的金属材料，以得到金属硅化物层；S23，采用离子注入工艺对金属硅化物层进行掺杂，以得到金属化源漏区。