[发明专利]一种用于神经网络处理器数据稀梳化加速的方法及装置

摘要

本发明公开了一种用于神经网络处理器数据稀梳化加速的方法及装置，首先RAM的读地址寄存器根据当前卷积的基本信息从FFR和WFR中分别读出对应的flag并根据计算的进程完成相应的自我更新；从FFR和WFR中读出的flag被存入RAM读出数据寄存器中；步骤3：RAM读出数据寄存器被送入FD，FD结合两边的flag产生出RAM的读地址寄存器；步骤4：根据RAM的读地址寄存器分别从FDR和WDR中读出相应的feature数据，并存入RAM读出数据寄存器；步骤5：RAM读出数据寄存器被送入PE，完成相应的乘累加操作。本发明的计算量、FDR和WDR的读取次数相对现有技术均减少了，有效的降低了功耗。

主权项

1.一种用于神经网络处理器数据稀梳化加速的方法，其特征在于，该方法包括以下步骤：步骤1：首先RAM的读地址寄存器ffr_raddr和RAM的读地址寄存器wfr_raddr根据当前卷积的基本信息从FFR和WFR中分别读出对应的flag并根据计算的进程完成相应的自我更新；步骤2：从FFR和WFR中读出的flag被存入RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata中；步骤3：RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata被送入FD，FD结合两边的flag产生出RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器wdr_raddr；步骤4：根据RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器wdr_raddr分别从FDR和WDR中读出相应的feature数据，并存入RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata；步骤5：RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata被送入PE，完成相应的乘累加操作。