[发明专利]一种用于神经网络处理器数据稀梳化加速的方法及装置

说明书

本发明公开了一种用于神经网络处理器数据稀梳化加速的方法及装置，首先RAM的读地址寄存器根据当前卷积的基本信息从FFR和WFR中分别读出对应的flag并根据计算的进程完成相应的自我更新；从FFR和WFR中读出的flag被存入RAM读出数据寄存器中；步骤3：RAM读出数据寄存器被送入FD，FD结合两边的flag产生出RAM的读地址寄存器；步骤4：根据RAM的读地址寄存器分别从FDR和WDR中读出相应的feature数据，并存入RAM读出数据寄存器；步骤5：RAM读出数据寄存器被送入PE，完成相应的乘累加操作。本发明的计算量、FDR和WDR的读取次数相对现有技术均减少了，有效的降低了功耗。

技术领域

本发明涉及神经网络技术领域，尤其涉及一种用于神经网络处理器数据稀梳化加速的方法及装置。

背景技术

神经网络：(Neural Network)，是20世纪80年代以来人工智能领域兴起的研究热点。它从信息处理角度对人脑神经元网络进行抽象，建立某种简单模型，按不同的连接方式组成不同的网络。在工程与学术界也常直接简称为神经网络或类神经网络。神经网络是一种运算模型，由大量的节点(或称神经元) 之间相互联接构成。每个节点代表一种特定的输出函数，称为激励函数 (activation function)。每两个节点间的连接都代表一个对于通过该连接信号的加权值，称之为权重，这相当于人工神经网络的记忆。网络的输出则依网络的连接方式、权重值和激励函数的不同而不同。而网络自身通常都是对自然界某种算法或者函数的逼近，也可能是对一种逻辑策略的表达。

最近十多年来，人工神经网络的研究工作不断深入，已经取得了很大的进展，其在模式识别、智能机器人、自动控制、预测估计、生物、医学、经济等领域已成功地解决了许多现代计算机难以解决的实际问题，表现出了良好的智能特性。

为深度神经网络的一般结构虽然在人工智能领域取得了瞩目的成果，但数据量巨大，大量的参数如权重和bias数据，大量的中间隐层如feature map数据，像VGG16的参数量达到了138M个。如此巨大的数据量和运算量给AI芯片特别是端级AI芯片的设计带来了巨大的挑战，为此业界有提出了“剪枝”的方法，用来减少神经网络的参数量，韩松的deepcompression中提到了pruning策略示意图:通过pruning可以将一些为0的权重和featuremap去除，从来使得权重数据和feature map数据都拥有巨大的稀疏性。虽然神经网络权重数据和 feature map数据都拥有巨大的稀疏性，但对硬件设计来说，如何从功耗和性能的角度获得收益才是关键，显然现有技术并未很好的做好这一点。

发明内容

本发明所要解决的技术问题在于克服以上现有技术提出的缺陷，提供了一种用于神经网络处理器数据稀梳化加速的方法及装置。

本发明是通过以下技术方案实现的：一种用于神经网络处理器数据稀梳化加速的方法，其特征在于，该方法包括以下步骤：

步骤1：首先RAM的读地址寄存器ffr_raddr和RAM的读地址寄存器 wfr_raddr根据当前卷积的基本信息从FFR和WFR中分别读出对应的flag并根据计算的进程完成相应的自我更新；

步骤2：从FFR和WFR中读出的flag被存入RAM读出数据寄存器ffr_rdata 和RAM读出数据寄存器wfr_rdata中；

步骤3：RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata 被送入FD，FD结合两边的flag产生出RAM的读地址寄存器fdr_raddr和RAM 的读地址寄存器wdr_raddr；

步骤4：根据RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器 wdr_raddr分别从FDR和WDR中读出相应的feature数据，并存入RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata；