[发明专利]一种用于神经网络处理器数据稀梳化加速的方法及装置

权利要求书

1.一种用于神经网络处理器数据稀梳化加速的方法，其特征在于，该方法包括以下步骤：

步骤1：首先RAM的读地址寄存器ffr_raddr和RAM的读地址寄存器wfr_raddr根据当前卷积的基本信息从FFR和WFR中分别读出对应的flag并根据计算的进程完成相应的自我更新；

步骤2：从FFR和WFR中读出的flag被存入RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata中；

步骤3：RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata被送入FD，FD结合两边的flag产生出RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器wdr_raddr；

步骤4：根据RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器wdr_raddr分别从FDR和WDR中读出相应的feature数据，并存入RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata；

步骤5：RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata被送入PE，完成相应的乘累加操作。

2.根据权利要求1所述的用于神经网络处理器数据稀梳化加速的方法，其特征在于，

所述FDR的存储方式为：

；所述FFR的存储方式为：

；FDR存储feature map的数据本身，按水平方向光栅扫描的顺序存储，每个entry存储一个feature值，FFR存储feature map的flag值，每个entry 8个bit对应8个值，1表示非0，0表示为0。

3.根据权利要求1所述的用于神经网络处理器数据稀梳化加速的方法，其特征在于，

所述WDR的存储方式为：

；所述WFR的存储方式为：

；WFR的index 0对应L2，K2，M1，L1，K1，M0，L0，K0的flag,高位对应L2，低位对应K0；WFR的Index 1对应M2，高位7bit补0。

4.根据权利要求2或3所述的用于神经网络处理器数据稀梳化加速的方法，其特征在于，所述FDR和WDR的读地址产生过程分别是：fdr_raddr:0(a0)-2(a2)-10(b2)；Wdr_raddr:0(K0)-6(K2)-7(L2)。

5.一种根据权利要求1-4任一所述的用于神经网络处理器数据稀梳化加速的方法的装置，其特征在于，包括以下模块：

数据更新模块：用于对RAM的读地址寄存器ffr_raddr和RAM的读地址寄存器wfr_raddr根据当前卷积的基本信息从FFR和WFR中分别读出对应的flag并根据计算的进程完成相应的自我更新；

标记模块：用于从FFR和WFR中读出的flag被存入RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata中；

读取地址模块：用于RAM读出数据寄存器ffr_rdata和RAM读出数据寄存器wfr_rdata被送入FD，FD结合两边的flag产生出RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器wdr_raddr；

特征存储模块：用于根据RAM的读地址寄存器fdr_raddr和RAM的读地址寄存器wdr_raddr分别从FDR和WDR中读出相应的feature数据，并存入RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata；

输出模块：用于RAM读出数据寄存器fdr_rdata和RAM读出数据寄存器wdr_rdata被送入PE，完成相应的乘累加操作。