[发明专利]一种基于FPGA的存储控制器在审
| 申请号： | 201811308518.6 | 申请日： | 2018-11-05 |
| 公开（公告）号： | CN109558346A | 公开（公告）日： | 2019-04-02 |
| 发明（设计）人： | 吉伟;郑强斌;贾红;程显志;陈维新;韦嶔 | 申请（专利权）人： | 西安智多晶微电子有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 刘长春 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种FPGA的存储控制器，所述存储控制器包括功能模块、总线仲裁模块、总线仲裁缓冲器和用户接口模块。本发明的存储控制器的功能模块的工作与否以及工作的优先级均由总线仲裁模块控制，使得存储控制器中的功能模块的分工比较明确，结构也不在单一，代码可读性较强，能够改善存储器的访问效率。 | ||
| 搜索关键词： | 存储控制器 总线仲裁模块 缓冲器 用户接口模块 存储器 访问效率 总线仲裁 可读性 分工 | ||
【主权项】：
1.一种基于FPGA的存储控制器，其特征在于，所述存储控制器包括功能模块、总线仲裁模块、总线仲裁缓冲器和用户接口模块，其中：功能模块，用于向所述总线仲裁模块发送功能请求，并根据所述总线仲裁模块对功能请求优先级的比较结果，对存储器进行功能操作，其中，所述功能请求包括初始化请求、刷新请求、写数据请求和读数据请求，所述功能操作包括初始化操作、刷新操作、写数据操作或读数据操作；总线仲裁模块，用于接收所述功能模块的功能请求，并对所述功能请求的优先级进行比较，根据优先级比较结果对所述功能模块的功能请求进行响应；总线仲裁缓冲器，用于存储所述总线仲裁模块中未响应的功能请求；用户接口模块，用于存储所述功能模块从存储器中读取的数据，或者用于存储向存储器进行写数据操作的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安智多晶微电子有限公司，未经西安智多晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811308518.6/，转载请声明来源钻瓜专利网。
- 上一篇：存储器选择方法及装置
- 下一篇：PCIe控制器与使用PCIe控制器的密钥更新
