[发明专利]实现神经网络的FPGA加速装置、方法和系统在审
| 申请号： | 201811274780.3 | 申请日： | 2018-10-30 |
| 公开（公告）号： | CN109492761A | 公开（公告）日： | 2019-03-19 |
| 发明（设计）人： | 金玲玲;饶东升 | 申请（专利权）人： | 深圳灵图慧视科技有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06N3/04 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了用于实现神经网络的FPGA加速装置、方法和系统，该装置包括至少一存储单元，用于存储操作指令、运算数据和组成神经网络的n个子网络的权重数据，所述n为大于1的整数；多个计算单元，用于根据所述操作指令、所述运算数据、所述权重数据以及所述n个子网络的执行顺序j，执行所述神经网络计算中向量乘加操作，所述j的初始值为1，执行顺序为j的子网络的最终计算结果作为执行顺序为j+1的子网络的输入；以及控制单元，与所述至少一存储单元、所述多个计算单元相连，用于经由所述至少一存储单元获得所述操作指令，并且解析所述操作指令以控制所述多个计算单元。利用FPGA实现加速神经网络的运算过程，相对于通用处理器和图形处理器有高性能、低功耗的特点。 | ||
| 搜索关键词： | 操作指令 存储单元 计算单元 神经网络 加速装置 权重数据 运算数据 子网络 存储操作指令 神经网络计算 通用处理器 图形处理器 乘加操作 加速神经 运算过程 网络 低功耗 向量 解析 申请 | ||
【主权项】：
1.用于实现神经网络的FPGA加速装置，包括：至少一存储单元，用于存储操作指令、运算数据和组成神经网络的n个子网络的权重数据，所述n为大于1的整数；多个计算单元，用于根据所述操作指令、所述运算数据、所述权重数据以及所述n个子网络的执行顺序j，执行所述神经网络计算中向量乘加操作，所述j的初始值为1，执行顺序为j的子网络的最终计算结果作为执行顺序为j+1的子网络的输入；以及控制单元，与所述至少一存储单元、所述多个计算单元相连，用于经由所述至少一存储单元获得所述操作指令，并且解析所述操作指令以控制所述多个计算单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳灵图慧视科技有限公司，未经深圳灵图慧视科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811274780.3/，转载请声明来源钻瓜专利网。
