[发明专利]一种晶圆级的射频芯片电磁屏蔽封装工艺

摘要

本发明公开了一种晶圆级的射频芯片电磁屏蔽封装工艺，包括如下步骤：101）底座处理步骤、102）顶部处理步骤、103）中间层处理步骤、104）封装步骤；本发提供晶圆级的壳体产量大成本低，适合大规模生产的射频芯片电磁屏蔽封装工艺。

主权项

1.一种晶圆级的射频芯片电磁屏蔽封装工艺，其特征在于，结构上包括顶层、中间层和底座，具体处理包括如下步骤：101）底座处理步骤：通过光刻、刻蚀工艺在底座的上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方制作绝缘层，绝缘层厚度范围在10nm到100um之间，绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化，用CMP工艺去除底座表面铜；对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出的铜柱的底座的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗使铜柱露出；将底座的上下两个表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、电镀工艺在两个表面制作RDL；RDL包括走线、键合和电磁屏蔽用的金属层；接着再次通过光刻、电镀工艺在两个表面制作键合金属即形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或几种，其本身结构为一层或多层，键合金属的厚度范围为10nm到1000um；102）顶部处理步骤：将顶部进行步骤101）相同的处理，其中RDL只包括走线和键合；通过光刻、电镀工艺在顶部表面制作导电柱，导电柱高度高于顶部的厚度，导电柱高度范围在10nm到1000um之间，导电柱采用铜、铝、镍、银、金、锡中的一种或多种，导电柱本身结构为一层或多层；103）中间层处理步骤：对中间层先进行步骤101）相同的处理，其中RDL只包括走线和键合；再通过光刻、干法刻蚀的工艺制作空腔，空腔采用立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，空腔的尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；然后通过研磨工艺把空腔的另一面去除露出空腔底部，通过湿法刻蚀的方式蚀刻掉空腔底部的金属，只保留空腔四周的金属层；104）封装步骤：把芯片放置于底座的金属层上，通过晶圆级键合的方式把顶部、中间层和底座键合到一起，切割成单一模组。