[发明专利]一种晶圆级的射频芯片电磁屏蔽封装工艺

权利要求书

1.一种晶圆级的射频芯片电磁屏蔽封装工艺，其特征在于，结构上包括顶层、中间层和底座，具体处理包括如下步骤：

101）底座处理步骤：通过光刻、刻蚀工艺在底座的上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方制作绝缘层，绝缘层厚度范围在10nm到100um之间，绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化，用CMP工艺去除底座表面铜；

对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出的铜柱的底座的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗使铜柱露出；

将底座的上下两个表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、电镀工艺在两个表面制作RDL；RDL包括走线、键合和电磁屏蔽用的金属层；接着再次通过光刻、电镀工艺在两个表面制作键合金属即形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或几种，其本身结构为一层或多层，键合金属的厚度范围为10nm到1000um；

102）顶部处理步骤：将顶层进行步骤101）相同的处理，其中RDL只包括走线和键合用的金属层；通过光刻、电镀工艺在顶层表面制作导电柱，导电柱高度高于顶层的厚度，导电柱高度范围在10nm到1000um之间，导电柱采用铜、铝、镍、银、金、锡中的一种或多种，导电柱本身结构为一层或多层；

103）中间层处理步骤：对中间层先进行步骤101）相同的处理，其中RDL只包括走线和键合；再通过光刻、干法刻蚀的工艺制作空腔，空腔采用立方形、倒梯形体、圆柱形或者半球形，其尺寸范围在10um到10000um之间；在空腔内制作绝缘层，在绝缘层上方制作种子层，再电镀铜，使空腔表面电镀一层金属形成金属层，最终只保留空腔四周的金属层；

104）封装步骤：把芯片放置于底座的金属层上，通过晶圆级键合的方式把顶层、中间层和底座键合到一起，切割成单一模组。

2.根据权利要求1所述的一种晶圆级的射频芯片电磁屏蔽封装工艺，其特征在于：在步骤101）中制作RDL后，在RDL表面覆盖绝缘层，并在绝缘层上开窗露出焊盘，RDL用的金属材料为铜，铝，镍，银，金，锡中的一种或者几种，并且本身结构为一层或多层，其厚度范围为10nm到1000um；其中开窗的直径为10um到10000um。

3.根据权利要求1所述的一种晶圆级的射频芯片电磁屏蔽封装工艺，其特征在于：盖板、中间层、底座都采用统一尺寸，该尺寸大小为4，6，8，12寸中的一种，厚度范围为200um到2000um，其采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯材料中的一种。

4.根据权利要求1所述的一种晶圆级的射频芯片电磁屏蔽封装工艺，其特征在于：步骤104）切割方式采用激光切割或刀具切割。

5.根据权利要求1所述的一种晶圆级的射频芯片电磁屏蔽封装工艺，其特征在于：步骤104）键合温度在200到500度之间。