[发明专利]对重要区域加强防护的芯片顶层金属防护层布线方法在审
| 申请号： | 201811165211.5 | 申请日： | 2018-09-30 |
| 公开（公告）号： | CN109585419A | 公开（公告）日： | 2019-04-05 |
| 发明（设计）人： | 赵毅强;甄帅;辛睿山;蔡里昂;赵子龙 | 申请（专利权）人： | 天津大学 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L23/00;G06F17/50 |
| 代理公司： | 天津市北洋有限责任专利代理事务所 12201 | 代理人： | 刘国威 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及芯片技术，信息安全等领域，为利用该方法可以提高顶层金属线走线密度，减小关键区域的屏蔽线失效面积，增加攻击者分析电路难度，达到对于芯片的关键区域进行重点保护的目的。能有效防止攻击者通过拍照分析反向工程，FIB等攻击手段获取芯片内部数据，提高芯片关键区域的安全系数。为此，本发明采取的技术方案是，对重要区域加强防护的芯片顶层金属防护层布线方法，先依据实际芯片大小规划布线区域面积和每个区域的防护水平，将顶层金属屏蔽层分成几个布线区域；再根据布线区域的安全系数将每个布线单元进行布线填充，每个区域中的走线数量根据安全等级的上升而递增。本发明主要应用于芯片设计制造场合。 | ||
| 搜索关键词： | 芯片 布线区域 顶层金属 关键区域 布线 安全系数 重要区域 防护层 走线 攻击 防护 芯片内部数据 顶层金属线 布线单元 反向工程 防护水平 分析电路 芯片技术 芯片设计 信息安全 重点保护 面积和 屏蔽层 屏蔽线 减小 填充 拍照 递增 应用 制造 规划 分析 安全 | ||
【主权项】：
1.一种对重要区域加强防护的芯片顶层金属防护层布线方法，其特征是，先依据实际芯片大小规划布线区域面积和每个区域的防护水平，将顶层金属屏蔽层分成几个布线区域；再根据布线区域的安全系数将每个布线单元进行布线填充，每个区域中的走线数量根据安全等级的上升而递增；完成后将检测信号从防护层的左侧某些端口输入，完整的通过布线层，在右侧进行检测信号的输出，检测信号完整性，判断是否收到攻击，并判断被攻击的区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811165211.5/，转载请声明来源钻瓜专利网。
