[发明专利]具有集成无源电子器件的封装上封装方法和设备在审

专利信息
申请号: 201810995498.8 申请日: 2018-08-29
公开(公告)号: CN109585311A 公开(公告)日: 2019-04-05
发明(设计)人: H·I·金 申请(专利权)人: 英特尔公司
主分类号: H01L21/56 分类号: H01L21/56;H01L23/31;H01L25/16
代理公司: 永新专利商标代理有限公司 72002 代理人: 林金朝;王英
地址: 美国加*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及用于封装上封装式多封装集成电路的装置和技术。集成电路的部件可以位于形成于多封装集成电路的电路封装中的孔隙中。所述孔隙可以是通过制作具有对应于所述部件的内部孔隙的孔隙结构而形成的。所述孔隙结构可以被接合至所述多封装集成电路中的第一封装的第一衬底。所述第一衬底和所述孔隙结构可以被包封在模制化合物中。可以去除牺牲层,从而暴露所述孔隙结构中的孔隙。所述部件可以是例如穿通模具通孔。所述第一封装可以被耦合至第二封装。根据文中的公开内容制作的多封装集成电路组件可以包括更高密度的电子部件,包括无源电子部件。
搜索关键词: 封装 封装集成电路 孔隙结构 衬底 无源电子部件 方法和设备 模制化合物 电路封装 电子部件 电子器件 集成无源 模具通孔 内容制作 接合 耦合 封装式 牺牲层 包封 穿通 去除 集成电路 暴露 申请 制作
【主权项】:
1.一种制作多封装集成电路的方法,包括:制备包括孔隙的孔隙结构,其中,所述孔隙的尺寸被设定为容纳无源电部件;制备底部电路封装,所述底部电路封装包括底部电路封装衬底并且包括处于所述底部电路封装的管芯侧层中的第一集成电路和所述孔隙结构;从所述底部电路封装的所述管芯侧层去除牺牲层,以暴露所述孔隙结构中的所述孔隙;制备顶部电路封装,其包括顶部电路封装衬底和处于所述顶部电路封装衬底的管芯侧层中的第二集成电路;将所述无源电部件放置或者形成到所述孔隙中;将所述无源电部件电耦合至所述顶部电路封装衬底的界面侧;以及将所述顶部电路封装衬底安装至具有处于所述孔隙中的所述无源电部件的所述底部电路封装衬底。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810995498.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top