[发明专利]一种基于双S核的8-bitAES电路

摘要

本发明公开了一种基于双S核的8‑bitAES电路，属于保密或安全通信装置的技术领域。该电路面向IoT应用，与传统128‑bit AES电路相比，采用了8比特的数据路径，通过充分利用串行处理和部分并行处理来降低电路面积与功耗，提高能量效率。电路包括：数据处理模块、密钥扩展模块、控制模块、密钥加模块。双S核的设计使数据处理模块和密钥扩展模块可以并行执行，数据处理模块充分利用S核不被密钥扩展模块调用的空闲时间，降低周期数，提高吞吐率。同时，移位操作采用寄存器到寄存器的方式实现，减少了中间寄存器，进一步降低了电路面积。

主权项

1.一种基于双S核的8‑bitAES电路，其特征在于，包括：数据处理模块，在第一至第四周期内调用一个S‑Box核对中间数据的四个字节进行S‑Box运算并完成循环移位运算，在第五至第十一周期内调用两个S‑Box核对中间数据的其余十二个字节进行S‑Box运算并完成其余十二个字节的循环移位运算以及所有字节的列混合运算，生成新的中间数据，密钥扩展模块，在第一至第四周期内共享数据处理模块正在调用的S‑Box核对所有字节进行S‑Box运算并完成循环移位运算，在第五至第十一周期内对移位后的扩展密钥进行异或运算，生成新的扩展密钥，密钥加模块，对数据处理模块产生的中间数据和密钥扩展模块更新的扩展密钥进行异或运算产生下一轮的中间数据或者密文，及，控制模块，使能数据处理模块对中间数据进行S‑Box运算、行移位运算、列混合运算以生成新的中间数据，使能密钥扩展模块对扩展密钥进行S‑Box运算、循环移位运算、异或运算以更新扩展密钥，使能密钥加模块生成下一轮的中间数据或者密文。