[发明专利]一种基于双S核的8-bitAES电路

权利要求书

1.一种基于双S核的8-bitAES电路，其特征在于，包括：

数据处理模块，在第一至第四周期内调用一个S-Box核对中间数据的四个字节进行S-Box运算并完成循环移位运算，在第五至第十一周期内调用两个S-Box核对中间数据的其余十二个字节进行S-Box运算并完成其余十二个字节的循环移位运算以及所有字节的列混合运算，生成新的中间数据，

密钥扩展模块，在第一至第四周期内共享数据处理模块正在调用的S-Box核对所有字节进行S-Box运算并完成循环移位运算，在第五至第十一周期内对移位后的扩展密钥进行异或运算，生成新的扩展密钥，

密钥加模块，对数据处理模块产生的中间数据和密钥扩展模块更新的扩展密钥进行异或运算产生下一轮的中间数据或者密文，及，

控制模块，使能数据处理模块对中间数据进行S-Box运算、行移位运算、列混合运算以生成新的中间数据，使能密钥扩展模块对扩展密钥进行S-Box运算、循环移位运算、异或运算以更新扩展密钥，使能密钥加模块生成下一轮的中间数据或者密文；

所述数据处理模块在接收到控制模块的使能信号后执行如下步骤生成新的中间数据：

A、在第1至第4周期，调用一个S-Box核对中间数据的第12至第15四个字节进行S-Box运算，将第12至第14字节的S-Box运算结果存入中间寄存器，将第15字节S-Box运算结果存入原始寄存器，

B、在第5至第6周期，继续调用前4周期使用的S-Box核对中间数据的第11字节和第5字节进行S-Box运算，调用处于空闲状态的另一个S-Box核对中间数据的第10和第0字节进行S-Box运算，将第11字节、第5字节、第10字节、第0字节的S-Box运算结果存入原始寄存器，对移位后中间数据的第12至第15字节进行列混合运算，

C、在第7至第8周期，继续调用前4周期使用的S-Box核对中间数据的第9字节和第6字节进行S-Box运算，调用处于空闲状态的另一个S-Box核对中间数据的第8和第1字节进行S-Box运算，将第9字节和第8字节的S-Box运算结果存入中间寄存器，将第6字节和第1字节的S-Box运算结果存入原始寄存器，对移位后中间数据的第8至第11字节进行列混合运算，

D、在第9至第10周期，继续调用前4周期使用的S-Box核对中间数据的第7字节和第3字节进行S-Box运算，调用处于空闲状态的另一个S-Box核对中间数据的第2字节和第4字节进行S-Box运算，将第7字节、第3字节、第2字节、第4字节的S-Box运算结果存入原始寄存器，对移位后中间数据的第4至第7字节进行列混合运算，

E、在第11周期，对移位后中间数据的第0至第3字节进行列混合运算，输出数据处理完成信号至控制模块；

所述密钥扩展模块在接收到控制模块的使能信号后执行如下步骤生成新的扩展密钥：

a、在第1周期，对扩展密钥矩阵中最后一列数据的第二个字节进行S-Box运算，

b、在第2周期，对扩展密钥矩阵中最后第一列数据的第三个字节进行S-Box运算，

c、在第3周期，对扩展密钥矩阵中最后一列数据的第四个字节进行S-Box运算，

d、在第4周期，对扩展密钥矩阵中最后一列数据的第一个字节进行S-Box运算，将当前扩展密钥矩阵中最后一列数据移位至第一列，

e、在第5周期，将第1至第4周期中得到的第一列数据与原扩展密钥的第一列数据以及rcon进行异或运算生成下一轮扩展密钥的第一列数据，

f、在第6至第11周期这6个周期内，以每个周期更新两个字节的方式完成下一轮扩展密钥剩余12个字节与原扩展密钥的按位异或运算，第11周期完成异或运算后输出密钥扩展完成信号至控制模块。

2.根据权利要求1所述基于双S核的8-bitAES电路，其特征在于，所述S-Box核基于仿射变换实现，并在S-Box核的若干路径中插入D触发器。

3.根据权利要求1所述基于双S核的8-bitAES电路，其特征在于，所述密钥扩展模块为串联寄存器组成的循环地址发生器，利用卡诺图实现的方式代替Rcon传统查找表方式实现循环地址的触发。