[发明专利]一种基于FPGA对数据进行算法处理的密码卡及其加密方法在审
| 申请号： | 201810953596.5 | 申请日： | 2018-08-21 |
| 公开（公告）号： | CN109344664A | 公开（公告）日： | 2019-02-15 |
| 发明（设计）人： | 孟李林;刘伟;周晓刚;宋靖 | 申请（专利权）人： | 西安得安信息技术有限公司;山东得安信息技术有限公司;北京得安信息技术有限公司;陕西友安信诚信息科技有限公司 |
| 主分类号： | G06F21/72 | 分类号： | G06F21/72;G06F21/77 |
| 代理公司： | 成都众恒智合专利代理事务所(普通合伙) 51239 | 代理人： | 刘华平 |
| 地址： | 710061 陕西省西安市雁塔区高*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA对数据进行算法处理的密码卡，包括：密码算法模块、FLASH存储器、PCI‑E总线接口、随机数发生器，还包括：具有NIOS软核处理器的FPGA主控芯片，FPGA主控芯片内部集成有PCI‑E IP核和算法状态机。本发明还公开了上述密码卡的加密方法。本发明通过上述技术方案优化了密码卡的通用架构，在实现相同算法功能的基础上提高了密码卡算法性能，减少硬件芯片数量并降低硬件电路的设计难度和密码卡功耗，有效地发挥了高速密码卡算法芯片的速度和性能，具有密码运算速度快、效率高、功耗小的优点，具有很好的推广价值。 | ||
| 搜索关键词： | 密码卡 算法处理 功耗 加密 芯片 技术方案优化 密码算法模块 随机数发生器 高速密码卡 算法状态机 密码运算 内部集成 算法功能 算法芯片 通用架构 硬件电路 硬件芯片 总线接口 有效地 算法 | ||
【主权项】：
1.一种基于FPGA对数据进行算法处理的密码卡，包括：密码算法模块、FLASH存储器、PCI‑E总线接口、随机数发生器，其特征在于，还包括：具有NIOS软核处理器的FPGA主控芯片，所述FPGA主控芯片其内部集成有PCI‑E IP核和算法状态机，其中，所述PCI‑E总线接口，通过所述PCI‑E IP核连接于所述FPGA主控芯片，用于实现数据交互；所述NIOS软核处理器为FPGA主控芯片的主处理器，用于控制所述FPGA主控芯片进行数据和命令的读写操作；所述随机数发生器由NIOS软核处理器控制，并将产生的随机数序列存储于与所述FPGA主控芯片连接的所述FLASH存储器中；所述算法状态机控制与所述FPGA主控芯片连接的所述密码算法模块，用于调用密码算法模块进行密码运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安得安信息技术有限公司;山东得安信息技术有限公司;北京得安信息技术有限公司;陕西友安信诚信息科技有限公司，未经西安得安信息技术有限公司;山东得安信息技术有限公司;北京得安信息技术有限公司;陕西友安信诚信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810953596.5/，转载请声明来源钻瓜专利网。
