[发明专利]一种基于FPGA对数据进行算法处理的密码卡及其加密方法

权利要求书

1.一种基于FPGA对数据进行算法处理的密码卡，包括：密码算法模块、FLASH存储器、PCI-E总线接口、随机数发生器，其特征在于，还包括：具有NIOS软核处理器的FPGA主控芯片，所述FPGA主控芯片其内部集成有PCI-E IP核和算法状态机，其中，

所述PCI-E总线接口，通过所述PCI-E IP核连接于所述FPGA主控芯片，用于实现数据交互；

所述NIOS软核处理器为FPGA主控芯片的主处理器，用于控制所述FPGA主控芯片进行数据和命令的读写操作；

所述随机数发生器由NIOS软核处理器控制，并将产生的随机数序列存储于与所述FPGA主控芯片连接的所述FLASH存储器中；

所述算法状态机控制与所述FPGA主控芯片连接的所述密码算法模块，用于调用密码算法模块进行密码运算。

2.根据权利要求1所述的基于FPGA对数据进行算法处理的密码卡，其特征在于，所述FPGA主控芯片内设有双端口RAM，用于储存所述PCI-E总线接口发送和接收的数据，并于所述NIOS软核处理器进行数据读取。

3.根据权利要求1所述的基于FPGA对数据进行算法处理的密码卡，其特征在于，所述随机数发生器具有两片WNG9物理噪声源芯片，并由所述NIOS软核处理器控制，进而产生随机数序列。

4.根据权利要求1所述的基于FPGA对数据进行算法处理的密码卡，其特征在于，所述FPGA主控芯片连接有EPCS16配置芯片，所述EPCS16配置芯片用于存储配置程序，每次上电后所述FPGA主控芯片需要加载所述EPCS16配置芯片里的配置程序，从而初始化密码卡。

5.根据权利要求1所述的基于FPGA对数据进行算法处理的密码卡，其特征在于，所述密码算法模块包括多个专用密码算法芯片，所述专用密码算法芯片与所述FPGA主控芯片连接，且每个密码算法芯片分别对应有SM1/SM2/SM3/SM4算法及RSA国际密码算法。

6.根据权利要求1所述的基于FPGA对数据进行算法处理的密码卡，其特征在于，所述FPGA主控芯片内集成有寄存器，用于暂存指令、数据和地址。

7.根据权利要求1所述的基于FPG对数据进行算法处理的密码卡，其特征在于，所述FPGA主控芯片内设有DMA控制器，所述DMA控制器通过所述PCI-E总线接口处理数据的传送，完成一批数据传输之后，向FPGA主控芯片发出一次中断请求，并请示下一步的操作要求。

8.如权利要求1-7任一项所述的一种基于FPGA对数据进行算法处理的密码卡的加密方法，其特征在于，包括如下步骤：

(1)FPGA主控芯片从EPCS16配置芯片里加载程序，进而等待外部服务器发送请求指令；

(2)外部服务器准备好待加密码数据，通过PCI-E总线接口将待加密数据存储至双端口RAM中，并向FPGA主控芯片发送中断信号；

(3)FPGA主控芯片接收到中断信号后清除中断，向NIOS软核处理器发送控制密码算法模块读取双口RAM的数据进行加密的命令；

(4)密码算法模块对数据加密完成后向NIOS软核处理器发送完成指令，NIOS软核处理器将加密好的数据送回到双端口RAM内存储，同时向FPGA主控芯片发送完成命令；

(5)FPGA主控芯片向外部服务器发送中断信号；

(6)数据由双端口RAM通过PCI-E总线接口读回到外部服务器的内存，至此完成一次加密过程。