[发明专利]一种基于FPGA对数据进行算法处理的密码卡及其加密方法

说明书

本发明公开了一种基于FPGA对数据进行算法处理的密码卡，包括：密码算法模块、FLASH存储器、PCI‑E总线接口、随机数发生器，还包括：具有NIOS软核处理器的FPGA主控芯片，FPGA主控芯片内部集成有PCI‑E IP核和算法状态机。本发明还公开了上述密码卡的加密方法。本发明通过上述技术方案优化了密码卡的通用架构，在实现相同算法功能的基础上提高了密码卡算法性能，减少硬件芯片数量并降低硬件电路的设计难度和密码卡功耗，有效地发挥了高速密码卡算法芯片的速度和性能，具有密码运算速度快、效率高、功耗小的优点，具有很好的推广价值。

技术领域

本发明涉及一种数据安全领域，具体地说，是涉及一种基于FPGA对数据 进行算法处理的密码卡及其加密方法。

背景技术

随着通信与计算机网络技术的飞速发展，物联网、大数据、云计算等战略 产业的兴起，人们对网络互不干涉和网络信息资源的依赖程度日益加深。计算 机网络已成为当今信息化社会发展的重要保障，网络信息安全关系到国家主权、 社会稳定，关系到公私财物和个人隐私的安全，正是由于网络信息安全问题的 存在，所以大量网络中存储和传输的数据需要得到有效的保护，网络信息安全 问题的根源一方面是来自网络自身的安全缺陷，如网络协议的不安全和业务的 不安全，另一方面是人为因素，如管理不善导致黑客攻击。

为了保证特殊数据或行业数据的安全，网络数据需要采取加密方式进行传 输，一般承担数据加密任务的主要是设备集成的密码卡，目前，密码卡作为一 种硬件加密方法，主要应用于电子商务、电子政务、电子金融网络领域，其中， FPGA、DSP、算法芯片和PEX8311芯片的通用架构密码卡硬件电路模块众多，从 而增加了整个电路和电源模块、PCB制版文件的设计难度，并且功耗略大于高 速密码卡，硬件电路模块的增多意味着密码卡控制系统的繁杂，增加了代码编 写与维护的工作强度。同时，国家密码局根据我国信息安全需要先后颁布了多 套国产密码算法，包括SM1、SM2、SM3、SM4及祖冲之序列密码算法等，为 支持不同的密码算法，需要设计各种密码卡来满足支持这些密码算法，目前的 密码卡不支持多种密码算法，并且存在硬件电路复杂并且运算效率低的缺点， 不能满足目前的加密需要。

发明内容

本发明的目的在于提供一种基于FPGA对数据进行算法处理的密码卡及其加 密方法，本发明优化了密码卡的通用架构，减少硬件芯片数量并降低硬件电路 的设计难度和密码卡功耗，有效地发挥了高速密码卡算法芯片的速度和性能， 具有密码运算速度快、效率高、功耗小的优点，具有很好的推广的价值。

为实现上述目的，本发明采用的技术方案如下：

一种基于FPGA对数据进行算法处理的密码卡，包括：密码算法模块、FLASH 存储器、PCI-E总线接口、随机数发生器，还包括：具有NIOS软核处理器的FPGA 主控芯片，所述FPGA主控芯片其内部集成有PCI-E IP核和算法状态机，其中， 所述PCI-E总线接口，通过所述PCI-E IP核连接于所述FPGA主控芯片，用于 实现数据交互；

所述NIOS软核处理器为FPGA主控芯片的主处理器，用于控制所述FPGA主控芯 片进行数据和命令的读写操作；

所述随机数发生器由NIOS软核处理器控制，并将产生的随机数序列存储于与所述FPGA主控芯片连接的所述FLASH存储器中；

所述算法状态机控制与所述FPGA主控芯片连接的所述密码算法模块，用于调用密码算法模块进行密码运算。

进一步地，所述FPGA主控芯片内设有双端口RAM，用于储存所述PCI-E总 线接口发送和接收的数据，并于所述NIOS软核处理器进行数据读取。

再进一步地，所述随机数发生器具有两片WNG9物理噪声源芯片，并由所述 NIOS软核处理器控制，进而产生随机数序列。