[发明专利]像素电路及液晶显示面板

摘要

本发明提供一种像素电路及液晶显示面板。该像素电路采用2T结构，一方面通过设置与次区液晶电容(Clc2)串联的分压电容(Cs)或设置次区薄膜晶体管(T2)的沟道长宽比小于主区薄膜晶体管(T1)的沟道长宽比，使得次区液晶电容(Clc2)上的电压小于主区液晶电容(Clc1)上的电压，能够明显改善色偏；另一方面，相比现有的3T结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极(Acom)的影响，减少水平串扰现象的发生，并进一步提高像素开口率。

主权项

1.一种像素电路，其特征在于，仅采用两个薄膜晶体管，包括像素主区(PM)及像素次区(PS)；所述像素主区(PM)内设有主区薄膜晶体管(T1)、主区存储电容(Cst1)及主区液晶电容(Clc1)；所述主区薄膜晶体管(T1)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接主区存储电容(Cst1)的一端及主区液晶电容(Clc1)的一端；所述主区存储电容(Cst1)的另一端电性连接阵列基板侧公共电极(Acom)；所述主区液晶电容(Clc1)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述像素次区(PS)内设有一个次区薄膜晶体管(T2)、次区存储电容(Cst2)、次区液晶电容(Clc2)及与所述次区液晶电容(Clc2)串联的分压电容(Cs)；所述次区薄膜晶体管(T2)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接分压电容(Cs)的一端及次区存储电容(Cst2)的一端；所述分压电容(Cs)的另一端电性连接所述次区液晶电容(Clc2)的一端；所述次区液晶电容(Clc2)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述次区存储电容(Cst2)的另一端电性连接阵列基板侧公共电极(Acom)；所述分压电容(Cs)的分压作用使得所述次区液晶电容(Clc2)上的电压小于所述主区液晶电容(Clc1)上的电压。