[发明专利]像素电路及液晶显示面板

权利要求书

1.一种像素电路，其特征在于，仅采用两个薄膜晶体管，包括像素主区(PM)及像素次区(PS)；

所述像素主区(PM)内设有主区薄膜晶体管(T1)、主区存储电容(Cst1)及主区液晶电容(Clc1)；所述主区薄膜晶体管(T1)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接主区存储电容(Cst1)的一端及主区液晶电容(Clc1)的一端；所述主区存储电容(Cst1)的另一端电性连接阵列基板侧公共电极(Acom)；所述主区液晶电容(Clc1)的另一端电性连接彩膜基板侧公共电极(CFcom)；

所述像素次区(PS)内设有一个次区薄膜晶体管(T2)、次区存储电容(Cst2)、次区液晶电容(Clc2)及与所述次区液晶电容(Clc2)串联的分压电容(Cs)；所述次区薄膜晶体管(T2)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接分压电容(Cs)的一端及次区存储电容(Cst2)的一端；所述分压电容(Cs)的另一端电性连接所述次区液晶电容(Clc2)的一端；所述次区液晶电容(Clc2)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述次区存储电容(Cst2)的另一端电性连接阵列基板侧公共电极(Acom)；所述分压电容(Cs)的分压作用使得所述次区液晶电容(Clc2)上的电压小于所述主区液晶电容(Clc1)上的电压。

2.如权利要求1所述的像素电路，其特征在于，所述数据线(D(m))传输的数据信号用于向所述像素主区(PM)及所述像素次区(PS)充电；充电完毕后，所述次区液晶电容(Clc2)上的电压与所述主区液晶电容(Clc1)上的电压的比值为：Cs/(Cs+Clc2)；

其中，Cs表示分压电容，Clc2表示次区液晶电容。

3.如权利要求1所述的像素电路，其特征在于，所述次区薄膜晶体管(T2)的沟道长宽比小于所述主区薄膜晶体管(T1)的沟道长宽比，使得所述次区薄膜晶体管(T2)的充电率小于所述主区薄膜晶体管(T1)的充电率。

4.一种像素电路，其特征在于，仅采用两个薄膜晶体管，包括像素主区(PM)及像素次区(PS)；

所述像素主区(PM)内设有主区薄膜晶体管(T1)、主区存储电容(Cst1)及主区液晶电容(Clc1)；所述主区薄膜晶体管(T1)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接主区存储电容(Cst1)的一端及主区液晶电容(Clc1)的一端；所述主区存储电容(Cst1)的另一端电性连接阵列基板侧公共电极(Acom)；所述主区液晶电容(Clc1)的另一端电性连接彩膜基板侧公共电极(CFcom)；

所述像素次区(PS)内设有一个次区薄膜晶体管(T2)、次区存储电容(Cst2)及次区液晶电容(Clc2)；所述次区薄膜晶体管(T2)的栅极电性连接扫描线G(n)，源极电性连接数据线D(m)，漏极电性连接次区液晶电容(Clc2)的一端及次区存储电容(Cst2)的一端；所述次区液晶电容(Clc2)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述次区存储电容(Cst2)的另一端电性连接阵列基板侧公共电极(Acom)；

所述次区薄膜晶体管(T2)的沟道长宽比小于所述主区薄膜晶体管(T1)的沟道长宽比，使得所述次区薄膜晶体管(T2)的充电率小于所述主区薄膜晶体管(T1)的充电率，从而所述次区液晶电容(Clc2)上的电压小于所述主区液晶电容(Clc1)上的电压。

5.如权利要求4所述的像素电路，其特征在于，所述次区薄膜晶体管(T2)的充电率是所述主区薄膜晶体管(T1)的充电率的70％～80％。