[发明专利]针对仲裁器PUF的可靠性增强结构及其增强方法有效
| 申请号： | 201810752522.5 | 申请日： | 2018-07-10 |
| 公开（公告）号： | CN109063515B | 公开（公告）日： | 2020-09-04 |
| 发明（设计）人： | 贺章擎;张灵超;程志浩;徐元中;吴铁洲 | 申请（专利权）人： | 湖北工业大学 |
| 主分类号： | G06F21/73 | 分类号： | G06F21/73 |
| 代理公司： | 武汉开元知识产权代理有限公司 42104 | 代理人： | 王和平 |
| 地址： | 430068 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及电路设计与信息安全领域，公开了一种针对仲裁器PUF的可靠性增强结构，包括仲裁器PUF电路，仲裁器PUF电路包括仲裁器模块、两个延迟链、附加延迟模块、可靠性标志产生模块和控制逻辑产生模块，附加延迟模块包括分别设置两个延迟链与仲裁器模块之间的附加延迟单元，附加延迟单元与仲裁器模块之间设有二选一多路选择器，二选一多路选择器的两个输入端均分别与附加延迟单元和延迟链相连，二选一多路选择器的输出端均与仲裁器模块相连，仲裁器模块连有可靠性标志产生模块。本发明还公开了针对仲裁器PUF的可靠性增强结构的增强方法。本发明针对仲裁器PUF的可靠性增强结构及其增强方法，提高仲裁器PUF输出的可靠性，使其能够直接应用于密钥产生而避免采用任何纠错机制。 | ||
| 搜索关键词： | 针对 仲裁 puf 可靠性 增强 结构 及其 方法 | ||
【主权项】：
1.一种针对仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块(1)和与所述仲裁器模块(1)连接的第一延迟链(2)和第二延迟链(3)，所述第一延迟链(2)和第二延迟链(3)通过N个开关延迟模块(4)级联形成，其特征在于：在所述仲裁器PUF电路内部嵌入附加延迟模块(5)、产生输出响应及可靠性标志的可靠性标志产生模块(6)和产生控制信号控制所述仲裁器PUF电路工作的控制逻辑产生模块，所述附加延迟模块(5)包括分别设置在所述第一延迟链(2)和第二延迟链(3)与所述仲裁器模块(1)之间以改变所述第一延迟链(2)和第二延迟链(3)延迟值的相同的第一附加延迟单元(7)和第二附加延迟单元(8)，所述第一附加延迟单元(7)和第二附加延迟单元(8)与所述仲裁器模块(1)之间各设有第一二选一多路选择器(9)和第二二选一多路选择器(10)，所述第一二选一多路选择器(9)的两个输入端均分别与所述第一附加延迟单元(7)和所述第一延迟链(2)相连，所述第二二选一多路选择器(10)的两个输入端均分别与所述第二附加延迟单元(8)和所述第二延迟链(3)相连，所述第一二选一多路选择器(9)和第二二选一多路选择器(10)的输出端均与所述仲裁器模块(1)相连，所述仲裁器模块(1)连有可靠性标志产生模块(6)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北工业大学，未经湖北工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810752522.5/，转载请声明来源钻瓜专利网。
- 上一篇：用于防止数据篡改的方法、装置、设备和计算机可读存储介质
- 下一篇：数据处理器
