[发明专利]针对仲裁器PUF的可靠性增强结构及其增强方法

权利要求书

1.一种针对仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块(1)和与所述仲裁器模块(1)连接的第一延迟链(2)和第二延迟链(3)，所述第一延迟链(2)和第二延迟链(3)通过N个开关延迟模块(4)级联形成，其特征在于：在所述仲裁器PUF电路内部嵌入附加延迟模块(5)、产生输出响应及可靠性标志的可靠性标志产生模块(6)和产生控制信号控制所述仲裁器PUF电路工作的控制逻辑产生模块，所述附加延迟模块(5)包括分别设置在所述第一延迟链(2)和第二延迟链(3)与所述仲裁器模块(1)之间以改变所述第一延迟链(2)和第二延迟链(3)延迟值的相同的第一附加延迟单元(7)和第二附加延迟单元(8)，所述第一附加延迟单元(7)和第二附加延迟单元(8)与所述仲裁器模块(1)之间各设有第一二选一多路选择器(9)和第二二选一多路选择器(10)，所述第一二选一多路选择器(9)的两个输入端均分别与所述第一附加延迟单元(7)和所述第一延迟链(2)相连，所述第二二选一多路选择器(10)的两个输入端均分别与所述第二附加延迟单元(8)和所述第二延迟链(3)相连，所述第一二选一多路选择器(9)和第二二选一多路选择器(10)的输出端均与所述仲裁器模块(1)相连，所述仲裁器模块(1)连有可靠性标志产生模块(6)，所述可靠性标志产生模块(6)包括输出响应寄存器(11)、可靠性标志寄存器(12)、第一一路至二路数据分配器(13)、第二一路至二路数据分配器(14)、同或逻辑模块(15)和第三二选一多路选择器(16)，所述仲裁器模块(1)与所述第一一路至二路数据分配器(13)的输入端相连，所述第一一路至二路数据分配器(13)的一个输出端与所述输出响应寄存器(11)相连，另一个输出端与所述第二一路至二路数据分配器(14)的输入端相连，所述第二一路至二路数据分配器(14)的一个输出端与所述第三二选一多路选择器(16)的一个输入端相连，所述第二一路至二路数据分配器(14)的另一个输出端与所述可靠性标志寄存器(12)的输出端经过所述同或逻辑模块(15)与所述第三二选一多路选择器(16)的另一个输入端相连，所述第三二选一多路选择器(16)的输出端与所述可靠性标志寄存器(12)相连。

2.一种权利要求1所述针对仲裁器PUF的可靠性增强结构的增强方法，其特征在于：包括如下步骤：

A)外部电路输入激励信号C₀，所述控制逻辑产生模块产生相应控制信号，其中所述第一二选一多路选择器(9)对应控制信号K₀，所述第二二选一多路选择器(10)对应控制信号K₁；

B)使K₀＝0且K₁＝0，所述第一附加延迟单元(7)不接入所述第一延迟链(2)，所述第二附加延迟单元(8)不接入所述第二延迟链(3)，所述仲裁器PUF电路处于正常工作模式，所述仲裁器模块(1)对所述第一延迟链(2)和第二延迟链(3)的延迟信息进行仲裁，产生响应R₀，此时所述可靠性标志产生模块(6)内部的所述第一一路至二路数据分配器(13)接通与所述输出响应寄存器(11)相连的输出端，所述响应R₀存储在所述输出响应寄存器(11)内；

C)使K₀＝1且K₁＝0，所述第一附加延迟单元(7)接入所述第一延迟链(2)，所述第二附加延迟单元(8)不接入所述第二延迟链(3)，所述仲裁器PUF电路进入测试模式，所述仲裁器模块(1)对所述第一延迟链(2)和第二延迟链(3)的延迟信息进行仲裁之后产生测试输出T₀₁，此时所述可靠性标志产生模块(6)内部的所述第一一路至二路数据分配器(13)接通与所述第二一路至二路数据分配器(14)相连的输出端，所述第二一路至二路数据分配器(14)接通与所述第三二选一多路选择器(16)相连的输出端，所述第三二选一多路选择器(16)接通与所述第二一路至二路数据分配器(14)相连的输入端，将所述测试输出T₀₁存储在所述可靠性标志寄存器(12)内；

D)使K₀＝0且K₁＝1，所述第一附加延迟单元(7)不接入所述第一延迟链(2)，所述第二附加延迟单元(8)接入所述第二延迟链(3)，所述仲裁器PUF电路仍处于测试模式，所述仲裁器模块(1)对所述第一延迟链(2)和第二延迟链(3)的延迟信息进行仲裁之后产生测试输出T₀₂，此时所述可靠性标志产生模块(6)内部的所述第一一路至二路数据分配器(13)接通与所述第二一路至二路数据分配器(14)相连的输出端，所述第二一路至二路数据分配器(14)接通与所述同或逻辑模块(15)相连的输出端，所述第三二选一多路选择器(16)选择与所述同或逻辑模块(15)相连的输入端，所述测试输出T₀₂与所述可靠性标志寄存器(12)在所述步骤C)中储存的T₀₁同或之后产生可靠性标志信号RV₀并存储在所述可靠性标志寄存器(12)内；

E)所述外部电路读取所述步骤B)中的响应R₀和对应的所述步骤D)中的可靠性标志信号RV₀；

F)所述外部电路改变激励信号为C₁，重复所述步骤A)～步骤E)，读取相应的响应R₁和可靠性标志信号RV₁；

G)不断改变激励信号，重复所述步骤F)，取得激励信号C、响应R和可靠性标志信号RV的集合(C，R，RV)，所述外部电路即可提取可靠性标志信号RV为1的响应R构建密钥，丢弃可靠性标志信号RV为0的响应R。