[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810743059.8 | 申请日： | 2018-07-09 |
| 公开（公告）号： | CN109801915B | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 严大成;姜政尚 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B41/35 | 分类号： | H10B41/35;H10B41/27;H10B43/35;H10B43/27 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件及其制造方法。提供了一种半导体器件及其制造方法。该半导体器件包括其中掩埋了第一沟道层的一部分的管栅堆叠结构。该半导体器件包括其中掩埋了第二沟道层的一部分的管栅堆叠结构。该半导体器件被配置成独立地控制所述第一沟道层和所述第二沟道层。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，该半导体器件包括：第一管栅；第二管栅，该第二管栅设置在所述第一管栅上；栅间绝缘层，该栅间绝缘层设置在所述第一管栅和所述第二管栅之间；第一存储单元和第二存储单元，所述第一存储单元和所述第二存储单元设置在所述第二管栅上；第一沟道层，该第一沟道层从所述第一管栅的内部朝向所述第一存储单元延伸，所述第一沟道层将所述第一存储单元串联连接；第二沟道层，该第二沟道层从所述第二管栅的内部朝向所述第二存储单元延伸，所述第二沟道层将所述第二存储单元串联连接；第一接触结构，该第一接触结构与所述第一管栅连接；以及第二接触结构，该第二接触结构与所述第二管栅连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810743059.8/，转载请声明来源钻瓜专利网。
