[发明专利]半导体器件及其制造方法

说明书

半导体器件及其制造方法。提供了一种半导体器件及其制造方法。该半导体器件包括其中掩埋了第一沟道层的一部分的管栅堆叠结构。该半导体器件包括其中掩埋了第二沟道层的一部分的管栅堆叠结构。该半导体器件被配置成独立地控制所述第一沟道层和所述第二沟道层。

技术领域

本公开的一方面可以总体上涉及半导体器件及其制造方法，并且具体地，涉及三维存储器件及其制造方法。

背景技术

三维存储器件包括能够存储数据的存储单元。三维存储器件的存储单元布置在沿着彼此交叉的第一方向和第二方向延伸的水平面上，并且沿着垂直于水平面的第三方向堆叠。三维存储器件可具有有利于半导体器件在有限区域内高度集成的结构。为了进一步提高存储单元的集成度，提出了具有各种结构的三维存储器件。由于三维存储器件的结构特征，导致三维存储器件的操作特性会劣化。因此，需要用于防止三维存储器件的操作特性劣化的各种技术。

发明内容

根据本公开的一方面，提供了一种半导体器件。该半导体器件可以包括：第一管栅；第二管栅，该第二管栅设置在所述第一管栅上；栅间绝缘层，该栅间绝缘层设置在所述第一管栅和所述第二管栅之间；第一存储单元和第二存储单元。所述第一存储单元和第二存储单元设置在所述第二管栅上。所述半导体器件可以包括：第一沟道层，该第一沟道层从所述第一管栅的内部朝向所述第一存储单元延伸；以及第二沟道层，该第二沟道层从所述第二管栅的内部朝向所述第二存储单元延伸。所述第一沟道层将所述第一存储单元串联连接，所述第二沟道层将所述第二存储单元串联连接。所述半导体器件可以包括第一接触结构，所述第一接触结构与所述第一管栅连接。所述半导体器件可以包括第二接触结构，所述第二接触结构与所述第二管栅连接。

根据本公开的一方面，提供了一种半导体器件。该半导体器件可以包括：栅堆叠结构，该栅堆叠结构包括沿着第一方向依次堆叠的下导电层、绝缘层和上导电层。所述半导体器件可以包括：第一沟道层的被掩埋在所述下导电层中的部分，所述第一沟道层沿着所述第一方向延伸以穿透所述绝缘层和所述上导电层。所述半导体器件可以包括：第二沟道层的被掩埋在所述上导电层中的部分，所述第二沟道层沿着所述第一方向延伸以穿透所述上导电层。所述半导体器件可以包括：切割结构，该切割结构穿透所述上导电层，使得所述上导电层被分成辅助栅和管栅堆叠结构，所述管栅堆叠结构被所述第一沟道层和所述第二沟道层共享。所述半导体器件可以包括：栅接触图案，该栅接触图案穿透所述辅助栅，所述栅接触图案将所述辅助栅与所述管栅堆叠结构的所述下导电层连接。

根据本公开的一方面，提供了一种半导体器件。该半导体器件可以包括：栅堆叠结构，该栅堆叠结构包括沿着第一方向依次堆叠的下导电层、绝缘层和上导电层。所述半导体器件可以包括：第一沟道层的被掩埋在所述下导电层中的部分，所述第一沟道层沿着所述第一方向延伸以穿透所述绝缘层和所述上导电层。所述半导体器件可以包括：第二沟道层的被掩埋在所述上导电层中的部分，所述第二沟道层沿着所述第一方向延伸以穿透所述上导电层。所述半导体器件可以包括：外围切割结构，该外围切割结构穿透所述栅堆叠结构，使得所述栅堆叠结构被分成外围栅(peri gate)和管栅堆叠结构，所述管栅堆叠结构被所述第一沟道层和所述第二沟道层共享。所述半导体器件可以包括：外围栅接触图案，该外围栅接触图案被掩埋在所述外围栅中，所述外围栅接触图案将所述外围栅的所述下导电层和所述上导电层连接。