[发明专利]三维半导体器件及其制造方法

摘要

本公开提供了一种三维半导体器件及其制造方法，该半导体器件包括：在基板上的下层结构，下层结构在基板的第一区域和第二区域上具有不同的厚度，该下层结构包括在顶部的电极层和在其下面的绝缘层；蚀刻停止层，在下层结构上；上层结构，在蚀刻停止层上，该蚀刻停止层对于上层结构和下层结构具有蚀刻选择性；第一接触插塞和第二接触插塞，分别填充限定在第一区域和第二区域上的上层结构和蚀刻停止层中的第一开口和第二开口并分别接触下层结构的对应的电极层，使得第一接触插塞和第二接触插塞中的一个与第一接触插塞和第二接触插塞的另一个相比相对于蚀刻停止层的底部向下延伸得更远。

主权项

1.一种半导体器件，包括：基板，包括第一区域和第二区域；下层结构，在所述基板上，所述下层结构在所述第一区域上具有第一厚度并在所述第二区域上具有第二厚度，所述第二厚度大于所述第一厚度，所述下层结构包括在顶部的电极层和在所述电极层下面的绝缘层；蚀刻停止层，在所述下层结构上；上层结构，在所述蚀刻停止层上，所述上层结构的顶表面在所述第一区域和所述第二区域上为相同的水平面，所述蚀刻停止层相对于所述上层结构和所述下层结构两者具有蚀刻选择性；以及第一接触插塞，填充第一开口，所述上层结构和所述蚀刻停止层在所述第一区域上包括穿过其限定的所述第一开口，所述第一接触插塞与所述下层结构的所述电极层接触；以及第二接触插塞，填充第二开口，所述上层结构和所述蚀刻停止层在所述第二区域上包括穿过其限定的所述第二开口，所述第一接触插塞的底表面与所述蚀刻停止层的底表面具有第一距离，并且所述第二接触插塞的底表面与所述蚀刻停止层的所述底表面具有第二距离，所述第一距离与所述第二距离不同。