[发明专利]一种半导体储存器结构及其位线接触部的制作方法

摘要

本发明提供一种半导体储存器结构及其位线接触部的制作方法，该制作方法在位线接触材料沉积之前首先制作得到位线接触隔离部，使得位线接触部在沉积阶段就被位线接触隔离部隔离开，即使后续蚀刻过程中出现蚀刻不完全，也不会导致位线短路的情况。本发明能够避免因接触材料未被蚀刻完全导致位线短路的情况，并增加后续位线蚀刻的制程窗口，同时预防因接触材料过刻蚀引起位线接触的阻值增大。

主权项

1.一种位线接触部的制作方法，其特征在于，包括以下步骤：/n提供一衬底，所述衬底上形成有一刻蚀终止层；/n形成多个分立设置的接触通孔在所述刻蚀终止层中，以形成位于在字线之间所述衬底上的多个位线接触隔离部，以间隔所述接触通孔；/n形成接触材料在所述接触通孔中，所述接触材料填满所述接触通孔并覆盖所述位线接触隔离部；/n去除所述位线接触隔离部上方多余的所述接触材料，以形成在所述接触通孔中且藉由所述位线接触隔离部底部间隔的多个初始接触部；及/n形成多条位线，每条所述位线的底面分别与多个所述初始接触部的顶面连接，且所述初始接触部的顶面未被所述位线完全覆盖，进一步去除所述初始接触部未被所述位线覆盖的部分，保留所述初始接触部位于所述位线下方的部分作为位线接触部。/n