[发明专利]一种半导体储存器结构及其位线接触部的制作方法

说明书

本发明提供一种半导体储存器结构及其位线接触部的制作方法，该制作方法在位线接触材料沉积之前首先制作得到位线接触隔离部，使得位线接触部在沉积阶段就被位线接触隔离部隔离开，即使后续蚀刻过程中出现蚀刻不完全，也不会导致位线短路的情况。本发明能够避免因接触材料未被蚀刻完全导致位线短路的情况，并增加后续位线蚀刻的制程窗口，同时预防因接触材料过刻蚀引起位线接触的阻值增大。

技术领域

本发明属于半导体集成电路领域，涉及一种半导体储存器结构及其位线接触部的制作方法。

背景技术

半导体储存器结构中，位线之下具有位线接触部。现有的位线接触制作方法包括以下步骤：

步骤一：如图1及图2所示，在衬底101表面的氮化硅层102之上形成硬掩膜层103，在硬掩膜层上形成光阻层104，并将光阻层图形化，其中，衬底中形成有若干隔离结构105，图1所呈现为俯视图，其中示出了字线111的平面布局，图2显示为图1所示结构的A-A’向剖视图，然后如图3所示，利用刻蚀将图案转印至硬掩膜层和氮化硅层中，形成沟槽106。

步骤二：在沟槽中注入离子降低接触电阻。

步骤三：如图4及图5所示，在沟槽106中填入接触材料107并蚀刻至氮化硅层102表面，其中，图4所呈现为俯视图，图5显示为图4所示结构的B-B’向剖视图。

步骤四：如图6及图7所示，在位线108蚀刻的过程中，将位线108之间的接触材料107蚀刻掉，位线108下方的接触材料保留形成位线接触109，其中，位线108之上形成有保护层110(未在图6中呈现)，图6所呈现为俯视图，图7显示为图6所示结构的C-C’向剖视图。

现有的制作方法存在以下缺点：位线之间的接触材料在后续蚀刻过程未被蚀刻完全，可能出现位线短路。原因是在位线接触的制程中，首先蚀刻出完整的线沟槽，沉积位线接触材料，最后在位线的蚀刻过程中，将接触材料分隔开，形成位线接触，如果位线的蚀刻过程不完全，则位线会短路。如图8及图9所示，显示为位线108之间的接触材料107未被蚀刻完全的示意图，其中，图8所呈现为俯视图，图9显示为图8所示结构的D-D’向剖视图。

现有技术中，位线接触在外围栅(Periphery Gate)的蚀刻过程中被分隔开，位线下方的接触材料被保护起来，两条位线之间的接触材料被蚀刻，若接触材料蚀刻不完全，就会导致位线短路。另一方面，若采用过度过刻蚀将接触分隔开，则可能会因接触材料的过刻蚀而引起位线接触的阻值增大。

因此，如何提供一种半导体储存器结构及其位线接触部的制作方法，以避免因接触材料未被刻蚀完全导致位线短路的情况，并预防接触材料过刻蚀引起位线接触阻值增大，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体储存器结构及其位线接触部的制作方法，用于解决现有技术中因接触材料未被刻蚀完全导致位线短路，或者因接触材料过刻蚀引起位线接触阻值增大的问题。

为实现上述目的及其他相关目的，本发明提供一种位线接触部的制作方法，包括以下步骤：

S1：提供一衬底，所述衬底上形成有一刻蚀终止层；

S2：形成多个分立设置的接触通孔在所述刻蚀终止层中，以形成位于在字线之间所述衬底上的多个位线接触隔离部，以间隔所述接触通孔；

S3：形成接触材料在所述接触通孔中，所述接触材料填满所述接触通孔并覆盖所述位线接触隔离部；

S4：去除所述位线接触隔离部上方多余的所述接触材料，以形成在所述接触通孔中且藉由所述位线接触隔离部底部间隔的多个初始接触部；